[发明专利]有效的集成电路配置数据管理在审
| 申请号： | 201810063054.0 | 申请日： | 2016-08-26 |
| 公开（公告）号： | CN108255778A | 公开（公告）日： | 2018-07-06 |
| 发明（设计）人： | J·A·可汗;S·J·布里森登 | 申请（专利权）人： | 阿尔特拉公司 |
| 主分类号： | G06F15/78 | 分类号： | G06F15/78 |
| 代理公司： | 北京纪凯知识产权代理有限公司 11245 | 代理人： | 徐东升;赵蓉民 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请展示了用于有效配置数据管理的电路系统。该电路系统可以包括将电路设计的配置数据与基本电路设计的基本配置数据进行比较的编码电路。该编码电路可以压缩配置数据与基本配置数据之间的差异以产生压缩的配置数据。该压缩的配置数据可以被存储在存储电路中。为了在集成电路中实现该电路设计，解码电路可以从存储电路中检索该压缩的配置数据，解压该压缩的配置数据并且将解压操作的结果与基本配置数据进行比较以恢复配置数据。所恢复的配置数据可以用于在集成电路上对配置存储位进行编程，从而实现该电路设计。 | ||
| 搜索关键词： | 配置数据 压缩 电路设计 基本配置 数据管理 编码电路 存储电路 电路系统 解压 集成电路 恢复配置数据 集成电路配置 基本电路 解码电路 配置存储 有效配置 编程 检索 存储 申请 恢复 展示 | ||
【主权项】：
1.一种有形的非瞬态的机器可读介质，其包括用于以下操作的机器可读指令：生成比特位文件，所述比特位文件被配置为对现场可编程门阵列即FPGA的基本配置进行编程；访问布置、布线或两者的所存储的指示以用于对所述基本配置的至少一部分的一种或多种修改；根据所述布置、所述布线或两者的所述指示生成部分比特位文件，所述部分比特位文件被配置为用所述一种或多种修改来修改所述基本配置的所述至少一部分；以及向所述FPGA提供所述部分比特位文件以用于在所述FPGA上后续实现所述一种或多种修改。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于阿尔特拉公司，未经阿尔特拉公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810063054.0/，转载请声明来源钻瓜专利网。
