[发明专利]一种三个内部节点翻转完全免疫的锁存器

摘要

本发明提供一种三个内部节点翻转完全免疫的锁存器，通过八对PN晶体管对构建一个存储模块，实现可靠的数据存储反馈环，再将该存储模块反馈至四输入C单元，不但实现了对双节点翻转的完全容忍，而且实现了三个内部节点翻转的完全容忍(免疫)功能。另一方面，由于使用了较少数目的晶体管和高速通路技术并在输出级插入传输门从而避免电流竞争，降低了电路面积开销、延时开销和功耗开销。本发明能够有效适用于高可靠性需求的集成电路与系统，可广泛应用于航天航空等对锁存器可靠性和开销要求较高的领域。

主权项

一种三个内部节点翻转完全免疫的锁存器，其特征在于，包括：一个由8对PN晶体管构建的存储模块(MCell)、一个C单元以及六个传输门；所述存储模块(MCell)设有第一信号输入端(I2)、第二信号输入端(I4)、第三信号输入端(I6)、第四信号输入端(I8)以及第一信号输出端(I1)、第二信号输出端(I3)、第三信号输出端(I5)、第四信号输出端(I7)；所述C单元设有第一信号输入端、第二信号输入端、第三信号输入端、第四信号输入端和一个信号输出端；其中，所述六个传输门分别为具有相同时钟的：第一传输门(TG1)、第二传输门(TG2)、第三传输门(TG3)、第四传输门(TG4)、第五传输门(TG5)、第六传输门(TG6)；所述第一传输门(TG1)的信号输入端、所述第二传输门(TG2)的信号输入端、所述第三传输门(TG3)的信号输入端、所述第四传输门(TG4)的信号输入端以及所述第五传输门(TG5)的信号输入端相连接，连接点作为所述锁存器的数据输入端；所述第一传输门(TG1)的信号输出端与所述存储模块(MCell)的第一信号输入端(I2)相连接；所述第二传输门(TG2)的信号输出端与所述存储模块(MCell)的第二信号输入端(I4)相连接；所述第三传输门(TG3)的信号输出端与所述存储模块(MCell)的第三信号输入端(I6)相连接；所述第四传输门(TG4)的信号输出端与所述存储模块(MCell)的第四信号输入端(I8)相连接；所述存储模块(MCell)的第一信号输出端(I1)与所述C单元的第一信号输入端相连接；所述存储模块(MCell)的第二信号输出端(I3)与所述C单元的第二信号输入端相连接；所述存储模块(MCell)的第三信号输出端(I5)与所述C单元的第三信号输入端相连接；所述存储模块(MCell)的第四信号输出端(I7)与所述C单元的第四信号输入端相连接；所述C单元的信号输出端与所述第六传输门(TG6)的信号输入端相连接；所述第五传输门(TG5)的信号输出端与所述第六传输门(TG6)的信号输出端相连接，连接点作为所述锁存器的数据输出端。