[发明专利]三维半导体元件及其制造方法

摘要

一种三维半导体元件，包括：一基板，具有一阵列区域和一阶梯区域；一叠层结构，具有多层结构(multi‑layers)叠置于基板上，且多层结构包括导电层与绝缘层交错设置于基板上，叠层结构包括多个存储器叠层形成于基板上并设置于阵列区域中；一导电通道，形成于基板上并设置于阵列区域中，导电通道以垂直于多层结构延伸并向下延伸至基板；一导电插塞(conductive plug)形成于导电通道上方；和一插塞接触形成于导电插塞上方。导电插塞包括一多晶硅部，形成于导电通道上方且电性连接该导电通道；和一含金属部(metal‑containing portion)，形成于多晶硅部上方，其中插塞接触电性连接含金属部。

主权项

1.一种三维(three‑dimensional，3D)半导体元件，包括：一基板，具有一阵列区域(array area)和一阶梯区域(staircase area)；一叠层结构，具有多层结构(multi‑layers)叠置于该基板上，且该多层结构包括导电层(conductive layers)与绝缘层(insulating layers)交错设置于该基板上，该叠层结构包括多个存储器叠层(cell‑stacks)形成于该基板上并设置于该阵列区域中；一导电通道(conductive channel)，形成于该基板上并设置于该阵列区域中，该导电通道以垂直于该多层结构延伸并向下延伸至该基板；一导电插塞(conductive plug)，形成于该导电通道上方，且该导电插塞包括：一多晶硅部(polysilicon portion)，形成于该导电通道上方且电性连接该导电通道；和一含金属部(metal‑containing portion)，形成于该多晶硅部上方；和一插塞接触(plug contact)，形成于该导电插塞上方且电性连接该含金属部。