[发明专利]用于可并行化集成功率芯片的方法以及电力电子模块有效
| 申请号： | 201780086323.9 | 申请日： | 2017-12-05 |
| 公开（公告）号： | CN110291633B | 公开（公告）日： | 2023-05-30 |
| 发明（设计）人： | 弗里德瓦尔德·基尔 | 申请（专利权）人： | 维迪科研究所 |
| 主分类号： | H01L25/11 | 分类号： | H01L25/11;H05K3/36;H01L23/473;H01L23/538;H05K1/14 |
| 代理公司： | 北京旭路知识产权代理有限公司 11567 | 代理人： | 瞿卫军;王莹 |
| 地址： | 法国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种方法，其包括：1)制造第一基板(EB1)和第二基板，该制造包括使用空间预留装置(HM1、HM2)，该第一基板和第二基板通过在形成基底(MB1)的铜制板上层压绝缘和导电内层(PP、CP)而制成，至少一个电子芯片夹设在基板中，该基板制造成上层压表面具有匹配的轮廓；2)通过基板的匹配轮廓而堆叠并接合基板；并且3)对所述基板进行压力组装，以制造用于集成电力电子设备的所述层压分总成。该方法需要使用称为IMS类型的技术。 | ||
| 搜索关键词： | 用于 并行 集成 功率 芯片 方法 以及 电力 电子 模块 | ||
【主权项】：
1.一种用于集成电力电子芯片(MT、MD)的方法，其用于制造层压分总成(BBHS、BBLS)，所述层压分总成用于集成电力电子设备(EM1、EM2)，其特征在于，所述方法包括：‑制造第一和第二基板(EB1、EB2)，所述制造包括使用空间预留装置(HM1、HM2)，所述基板(EB1、EB2)中的每一个通过在形成金属基底(MB1、MB2)的板上层压绝缘和导电内层(PP、CP、EI)而制成，所述至少一个电子芯片(MT、MD)设置在所述第一和第二基板(EB1、EB2)中的任一个中，并且所述第一和第二基板(EB1、EB2)制造成其上层压表面具有匹配的轮廓；‑通过具有匹配轮廓的所述第一和第二基板的上表面而堆叠并接合所述第一和第二基板(EB1、EB2)；并且‑对所述第一和第二基板(EB1、EB2)进行压力组装，以制造所述层压分总成(BBHS、BBLS)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于维迪科研究所，未经维迪科研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201780086323.9/，转载请声明来源钻瓜专利网。
- 上一篇：LED单元
- 下一篇：用于3D NAND闪存存储器的自对准型纳米点
- 同类专利
- 专利分类
