[实用新型]一种消除隔离器件引入ADC时钟延时的电路有效
| 申请号： | 201721068749.5 | 申请日： | 2017-08-25 |
| 公开（公告）号： | CN207601549U | 公开（公告）日： | 2018-07-10 |
| 发明（设计）人： | 周立功;汤瑞宝 | 申请（专利权）人： | 广州致远电子有限公司 |
| 主分类号： | G05B19/042 | 分类号： | G05B19/042;H03M1/10 |
| 代理公司： | 广州凯东知识产权代理有限公司 44259 | 代理人： | 姚迎新 |
| 地址： | 510000 广东省广州*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型公开了一种消除隔离器件引入ADC时钟延时的电路，通过主控芯片输出主时钟信号经隔离器传输到ADC转换芯片，同时经所述隔离器与ADC转换芯片输出的数据信号一起返回至所述主控芯片。本实用新型提供的消除隔离器件引入ADC时钟延时的电路采用FPGA等类似的主控芯片发出的时钟，频率精度和边缘质量都具有较高的水平，同时经由隔离器件传到ADC所在的前端后再经过同一个芯片与ADC发出的数据信号一起返回隔离后的控制芯片，这样就抵消了前面所述的延时(10ns级)，继而从根本上消除了上述问题，没有了不整齐的时钟，没有了不可控的延时。 | ||
| 搜索关键词： | 隔离器件 时钟延时 主控芯片 本实用新型 电路 数据信号 芯片 隔离器 延时 引入 主时钟信号 控制芯片 输出 返回 抵消 隔离 整齐 传输 | ||
【主权项】：
1.一种消除隔离器件引入ADC时钟延时的电路，其特征在于：包括主控芯片、隔离器件以及ADC转换芯片；所述主控芯片的转换时钟输出脚与所述隔离器件的第一输入脚电连接，与该第一输入脚对应的第一输出脚与所述ADC转换芯片的转换时钟输入脚电连接；所述主控芯片的主时钟信号输出脚与所述隔离器件的第二输入脚电连接，与该第二输入脚对应的第二输出脚与所述ADC转换芯片的时钟信号输入脚电连接；且该第二输出脚与所述隔离器件的一个输入脚电连接，并经所述隔离器件的该输入脚及与之对应的一个输出脚与主控芯片的时钟信号输入脚电连接；所述ADC转换芯片的数据信号输出脚经所述隔离器件与所述主控芯片的数据信号输入脚电连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于广州致远电子有限公司，未经广州致远电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201721068749.5/，转载请声明来源钻瓜专利网。
