[发明专利]一种用于DMX512解码的九进制计数电路有效
| 申请号： | 201711330867.3 | 申请日： | 2017-12-13 |
| 公开（公告）号： | CN108039884B | 公开（公告）日： | 2021-08-31 |
| 发明（设计）人： | 罗小华 | 申请（专利权）人： | 杭州昀芯光电科技有限公司 |
| 主分类号： | H03K23/48 | 分类号： | H03K23/48;H03K23/50 |
| 代理公司： | 杭州天勤知识产权代理有限公司 33224 | 代理人： | 胡红娟 |
| 地址： | 311121 浙江省杭州市余杭区*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种用于DMX512解码的九进制计数电路，包括4位余数触发器，用于记录九进制计数电路的余数；1位进位触发器，用作九进制进位标志，并连接所述4位余数触发器的复位标志；4位全加器电路，用于在外部时钟驱动下进行计数，并且将运算结果赋值给4位余数触发器的触发端。本发明实现了由4位余数触发器、1位进位触发器和4位全加器电路构成的九进制电路，省掉了复杂的除法取余电路，减小了硬件消耗，降低成本。 | ||
| 搜索关键词： | 一种 用于 dmx512 解码 九进制 计数 电路 | ||
【主权项】：
1.一种用于DMX512解码的九进制计数电路，其特征在于，包括：4位余数触发器，用于记录九进制计数电路的余数；1位进位触发器，用作九进制进位标志；4位全加器电路，用于在外部时钟驱动下进行计数，并且将运算结果赋值给4位余数触发器的触发端；所述4位余数触发器的时钟信号输入端并联连接到外部时钟，4位余数触发器的触发端依次从低到高连接到4位全加器电路的输出端，4位余数触发器的同步复位端连接到由外部复位信号和所述1位进位触发器输出信号或运算后的输出信号；所述1位进位触发器的时钟输入端并联连接到外部时钟；1位进位触发器的触发端连接到由低3位余数触发器输出端经过与运算后的输出端；1位进位触发器的同步复位端连接到外部复位信号；所述4位全加器电路的一组输入端从低到高连接常数“0001”，另一组输入端从低到高连接所述4位余数触发器的正向输出端，所述4位全加器电路在外部时钟驱动下，进行递增运算。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于杭州昀芯光电科技有限公司，未经杭州昀芯光电科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711330867.3/，转载请声明来源钻瓜专利网。
