[发明专利]基于深槽刻蚀的平坦化方法有效
申请号: | 201711257386.4 | 申请日: | 2017-12-04 |
公开(公告)号: | CN108133887B | 公开(公告)日: | 2019-07-02 |
发明(设计)人: | 陈年;张龙;陈国帅;宗雨阳 | 申请(专利权)人: | 扬州国宇电子有限公司 |
主分类号: | H01L21/306 | 分类号: | H01L21/306;H01L21/3105 |
代理公司: | 北京轻创知识产权代理有限公司 11212 | 代理人: | 谈杰 |
地址: | 225000 *** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种基于深槽刻蚀的平坦化方法。所述方法包括以下步骤:在具有台阶的衬底上沉淀二氧化硅层;所述台阶为多晶硅材质,且所述台阶上不沉淀所述二氧化硅层;利用等离子体刻蚀方式,采用不同的速率刻蚀所述台阶及所述二氧化硅层;且刻蚀所述台阶的速率大于刻蚀所述二氧化硅层的速率;所述二氧化硅层刻蚀第一预设厚度后停止刻蚀。本方法利用半导体制造企业普遍使用的各向异性干法刻蚀设备,不需要添加额外半导体刻蚀设备、材料,且整个平坦化过程工艺步骤简单,实现低成本、满足平坦化效果的刻蚀。 | ||
搜索关键词: | 刻蚀 二氧化硅层 平坦化 深槽 半导体刻蚀设备 半导体制造企业 沉淀二氧化硅 等离子体刻蚀 各向异性干法 多晶硅材质 过程工艺 刻蚀设备 低成本 衬底 预设 沉淀 | ||
【主权项】:
1.一种基于深槽刻蚀的平坦化方法,其特征在于,包括以下步骤:在具有台阶的衬底上沉淀二氧化硅层;所述台阶为多晶硅材质,且所述台阶上不沉淀所述二氧化硅层;利用等离子体刻蚀方式,采用不同的速率刻蚀所述台阶及所述二氧化硅层;且刻蚀所述台阶的速率大于刻蚀所述二氧化硅层的速率;所述二氧化硅层刻蚀第一预设厚度后停止刻蚀;所述衬底的台阶周围包覆有一圈二氧化硅包围圈,所述二氧化硅包围圈高度低于所述台阶,在具有台阶的衬底上沉淀二氧化硅层时,在所述二氧化硅包围圈上沉积新的二氧化硅;在具有台阶的衬底上沉淀二氧化硅层后,所述台阶周围的二氧化硅层厚度相同;所述台阶高于所述二氧化硅层;所述台阶相对硅基底高度为1微米,所述二氧化硅层相对所述硅基底厚度为0.9微米;所述多晶硅刻蚀气体为:C2F6和CHF3;所述二氧化硅刻蚀气体为:C2F6和CHF3;所述二氧化硅层相对硅基底的厚度为第二预设厚度,所述第一预设厚度小于或者等于所述第二预设厚度。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于扬州国宇电子有限公司,未经扬州国宇电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201711257386.4/,转载请声明来源钻瓜专利网。
- 上一篇:一种DBC基板背面研磨的方法
- 下一篇:一种深硅刻蚀方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造