[发明专利]一种低功耗基准电路

摘要

本发明公开了一种低功耗基准电路，包括一微电流产生电路，其核心是MOS管工作在亚阈值区，因此整体工作电流为低至纳安级的电流，功耗非常小；一基准产生电路，采用共源共栅串联结构，产生的基准电压的精度非常高，受温度影响较小，由于整个电路中并没有采用电阻，所以总体电路的面积非常小。

主权项

一种低功耗基准电路，包括：一微电流产生电路，其核心是MOS管工作在亚阈值区，因此整体工作电流为低至纳安级的电流，功耗非常小；一基准产生电路，产生VREF电压的部分采用共源共栅结构，产生的基准电压的精度也非常高，由于整个电路中并没有采用电阻，所以总体电路的面积也非常小；其特征在于：所述微电流产生电路由第一PMOS管PM1、第二PMOS管PM2、第九PMOS管PM9、第十PMOS管PM10、第十七PMOS管PM17、第十二NMOS管NM12和第十三NMOS管NM13构成，PM9管的源极和PM10管的源极都与电源电压VDD相连接，PM9的漏极与PM1的源极相连接；PM10的漏极与PM2的源极相连接；PM1的栅极与PM2的栅极、PM2的漏极、NMM12的漏极相连接；PM1的漏极与NM12的栅极、PM17的栅极、PM17的源极、PM17的漏极相连接；NM12的源极与NM13的栅极和NM13的漏极相连接；PM9的栅极、PM10的栅极、PM17的衬底、NM13的源极接地；所述基准产生电路由第三PMOS管PM3、第四PMOS管PM4、第五PMOS管PM5、第六PMOS管PM6、第七PMOS管PM7、第八PMOS管PM8、第九PMOS管PM9、第十PMOS管PM10、第十一PMOS管PM11、第十二PMOS管PM12、第十三PMOS管PM13、第十四PMOS管PM14、第十五PMOS管PM15、第十六PMOS管PM16、第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3、第四NMOS管NM4、第五NMOS管NM5、第六NMOS管NM6、第七NMOS管NM7、第八NMOS管NM8、第九NMOS管NM9、第十NMOS管NM10、第十一NMOS管NM11、第十四NMOS管NM14、第十五NMOS管NM15、第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4、输入控制端CT1和输入控制端CT2构成；PM11管的源极、PM12管的源极、PM13管的源极、PM14管的源极、PM15管的源极和PM16管的源极都与电源电压VDD相连接；PM3管的栅极、PM4管的栅极、PM5管的栅极、PM6的栅极、PM7管的栅极、PM8管的栅极与PM2管的栅极连接在一起；PM11的漏极与PM3的源极相连接；PM3的漏级与NM10的漏极、NM10的栅极、NM11的栅极相连接；NM10的源极与NM11的漏极、NM9的源极、NM14的漏极相连接；NM11的源极和NM14的源极接地；NM14的栅极与INV2的输出端相连接，该节点标注为CT1A，CT1A与PM11的栅极相连接；INV2的输入端与INV1的输出端相连接；INV1输入端接输入信号CT1；PM12的漏极与PM4的源极相连接；PM4的漏极与NM8的漏极、NM8的栅极、NM9的栅极相连接；NM8的源极与NM9的漏级、NM7的源极和NM15的漏极相连接；NM15的源极、PM13的栅极、PM14的栅极、PM15的栅极、PM16的栅极接地；NM15的栅极与INV4的输出端相连接，该节点标注为CT2A，CT2A与PM112的栅极相连接；INV4的输入端与INV3的输出端相连接；INV3输入端接输入信号CT2；PM13的漏极与PM5的源极相连接；PM5的漏级与NM6的栅极、NM6的漏级、NM7的栅极相连接；NM6的源极与NM7的漏级、NM5的源极相连接；PM14的漏极与PM6的源极相连接；PM6的漏级与NM4的栅极、NM4的漏级、NM5的栅极相连接；NM4的源极与NM5的漏级、NM3的源极相连接；PM15的漏极与PM7的源极相连接；PM7的漏级与NM2的栅极、NM2的漏级、NM3的栅极相连接；NM2的源极与NM3的漏级、NM1的源极相连接；PM16的漏极与PM8的源极相连接；PM8的漏级与NM1的栅极、NM1的漏级相连接，其节点作为基准电压VREF的输出端；NM1管、NM2管、NM3管、NM4管、NM5管、NM6管、NM7管、NM8管、NM9管、NM10管、NM11管、NM12管、NM13管、NM14管和NM15管的衬底接地；PM1管、PM2管、PM3管、PM4管、PM5管、PM6管、PM7管、PM8管、PM9管、PM10管、PM11管、PM12管、PM13管、PM14管、PM15管和PM16管的衬底接VDD。