[发明专利]解码方法、存储器存储装置及存储器控制电路单元有效
| 申请号： | 201710820454.7 | 申请日： | 2017-09-13 |
| 公开（公告）号： | CN109491828B | 公开（公告）日： | 2022-04-19 |
| 发明（设计）人： | 仇志良 | 申请（专利权）人： | 群联电子股份有限公司 |
| 主分类号： | G06F11/10 | 分类号： | G06F11/10;G11C8/10 |
| 代理公司： | 北京同立钧成知识产权代理有限公司 11205 | 代理人： | 马雯雯;臧建明 |
| 地址： | 中国台湾*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明的一范例实施例提供解码方法、存储器存储装置及存储器控制电路单元，包括：根据读取指令从可复写式非易失性存储器模块至少读取第一数据与第二数据；若对第一数据与第二数据分别执行的预设解码操作失败，产生重读数据集合；根据重读数据集合从可复写式非易失性存储器模块读取待解码数据集合，并基于待解码数据集合对第一数据执行第一解码操作；若第二数据在第一解码操作中被更正，将对应于第二数据的识别信息从重读数据集合中移除，并存储所更正的第二数据；以及传送所更正的第一数据与第二数据至主机系统。此外。 | ||
| 搜索关键词： | 解码 方法 存储器 存储 装置 控制电路 单元 | ||
【主权项】：
1.一种解码方法，用于可复写式非易失性存储器模块，所述解码方法包括：从主机系统接收至少一读取指令；根据所述至少一读取指令指示从所述可复写式非易失性存储器模块至少读取第一数据与第二数据；若对所述第一数据与所述第二数据分别执行的预设解码操作失败，产生重读数据集合，其中所述重读数据集合包括对应于所述第一数据与所述第二数据的识别信息；根据所述重读数据集合中对应于所述第一数据的所述识别信息指示从所述可复写式非易失性存储器模块读取待解码数据集合，并基于所述待解码数据集合对所述第一数据执行第一解码操作；若所述第二数据在所述第一解码操作中被更正，将对应于所述第二数据的所述识别信息从所述重读数据集合中移除，并存储所更正的所述第二数据；以及传送所更正的所述第一数据与所更正的所述第二数据至所述主机系统。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于群联电子股份有限公司，未经群联电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710820454.7/，转载请声明来源钻瓜专利网。
