[发明专利]基于共源共栅伪差分结构的预加重驱动电路

摘要

本发明公开了一种基于共源共栅伪差分结构的预加重驱动电路，包括偏置电路、第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第八MOS管、第九MOS管、第十MOS管、第十一MOS管和第十二MOS管，第一MOS管、第二MOS管、第三MOS管、第七MOS管、第八MOS管和第九MOS管均为P型MOS管，第四MOS管、第五MOS管、第六MOS管、第十MOS管、第十一MOS管和第十二MOS管均为N型MOS管；优点是在具有简单的电路结构的基础上，输出灵活性高，可以根据需要输出不同的预加重电压驱动信号，满足不同的环境需求。

主权项

一种基于共源共栅伪差分结构的预加重驱动电路，其特征在于包括偏置电路、第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第八MOS管、第九MOS管、第十MOS管、第十一MOS管和第十二MOS管，所述的第一MOS管、所述的第二MOS管、所述的第三MOS管、所述的第七MOS管、所述的第八MOS管和所述的第九MOS管均为P型MOS管，所述的第四MOS管、所述的第五MOS管、所述的第六MOS管、所述的第十MOS管、所述的第十一MOS管和所述的第十二MOS管均为N型MOS管；所述的偏置电路具有电源端、输入端、第一偏置电压端、第二偏置电压端、第一电压控制端、第二电压控制端、第三电压控制端、第四电压控制端、第五电压控制端、第六电压控制端、第七电压控制端、第八电压控制端和输出端，所述的偏置电路的电源端接入电源，所述的偏置电路的输出端、所述的第一MOS管的源极和所述的第八MOS管的源极连接，所述的第一MOS管的栅极、所述的第五MOS管的栅极、所述的第七MOS管的栅极和所述的第十一MOS管的栅极连接且其连接端为所述的预加重驱动电路的第一时钟端，所述的预加重驱动电路的第一时钟端用于接入第一时钟信号，所述的第二MOS管的栅极、所述的第六MOS管的栅极、所述的第八MOS管的栅极和所述的第十二MOS管的栅极连接且其连接端为所述的预加重驱动电路的第一反相时钟端，所述的预加重驱动电路的第一反相时钟端用于接入第一时钟信号的反相信号，所述的第三MOS管的栅极和所述的第四MOS管的栅极连接且其连接端为所述的预加重驱动电路的第二时钟端，所述的预加重驱动电路的第二时钟端用于接入第二时钟信号，所述的第九MOS管的栅极和所述的第十MOS管的栅极连接且其连接端为所述的预加重驱动电路的第二反相时钟端，所述的预加重驱动电路的第二反相时钟端用于接入第二时钟信号的反相信号，所述的第二MOS管的源极和所述的第七MOS管的源极连接且其连接端为所述的预加重驱动电路的第一参考电压输入端，用于接入第一参考电压V1，所述的第一MOS管的漏极、所述的第二MOS管的漏极和所述的第三MOS管的源极连接，所述的第七MOS管的漏极、所述的第八MOS管的漏极和所述的第九MOS管的源极连接，所述的第三MOS管的漏极和所述的第四MOS管的漏极连接且其连接端为所述的预加重驱动电路的第一输出端，所述的第九MOS管的漏极和所述的第十MOS管的漏极连接且其连接端为所述的预加重驱动电路的第二输出端，所述的第四MOS管的源极、所述的第五MOS管的漏极和所述的第六MOS管的漏极连接，所述的第十MOS管的源极、所述的第十一MOS管的漏极和所述的第十二MOS管的漏极连接，所述的第五MOS管的源极和所述的第十二MOS管的源极连接且其连接端为所述的预加重驱动电路的第二参考电压输入端，用于接入第二参考电压V2，所述的第六MOS管的源极和所述的第十一MOS管的源极均接地。