[发明专利]一种低压快速瞬态响应的片上LDO

摘要

一种低压快速瞬态响应的片上LDO，属于电源管理技术领域。功率管的栅极接输出级的输出端，其漏极通过第一反馈电阻和第二反馈电阻的串联结构后接地；误差放大器的同相输入端连接第一反馈电阻和第二反馈电阻的串联点，其反相输入端连接基准电压，其第一输出端连接所述输出级的第一输入端，其第二输出端连接所述输出级的第二输入端；密勒电容和调零电阻串联，调零电阻的另一端连接功率管的栅极，密勒电容的另一端连接功率管的漏极；负载电容接在功率管的漏极和地之间；其中误差放大器引入基于反相器的轨到轨输入运算放大器实现了低输入电压的目的，引入STCB结构和高通耦合结构实现了片上LDO的快速瞬态响应，且本发明无需外加偏置网络，能够实现自启动。

主权项

1.一种低压快速瞬态响应的片上LDO，包括误差放大器、输出级、功率管(MP)、第一反馈电阻(Rf1)、第二反馈电阻(Rf2)、负载电容(CL)、密勒电容(CC)和调零电阻(RZ)，功率管(MP)的栅极接输出级的输出端，其源极接电源电压，其漏极通过第一反馈电阻(Rf1)和第二反馈电阻(Rf2)的串联结构后接地；误差放大器的同相输入端连接第一反馈电阻(Rf1)和第二反馈电阻(Rf2)的串联点，其反相输入端连接基准电压(VREF)，其第一输出端连接所述输出级的第一输入端，其第二输出端连接所述输出级的第二输入端；密勒电容(CC)和调零电阻(RZ)串联，调零电阻(RZ)的另一端连接功率管(MP)的栅极，密勒电容(CC)的另一端连接功率管(MP)的漏极；负载电容(CL)接在功率管(MP)的漏极和地之间；其特征在于，所述误差放大器包括第一NMOS管(M1)、第二NMOS管(M2)、第三NMOS管(M3)、第四NMOS管(M4)、第五NMOS管(M10)、第六NMOS管(M12)、第七NMOS管(M14)、第八NMOS管(M16)、第九NMOS管(M19)、第十NMOS管(M21)、第十一NMOS管(M22)、第一PMOS管(M5)、第二PMOS管(M6)、第三PMOS管(M7)、第四PMOS管(M8)、第五PMOS管(M9)、第六PMOS管(M11)、第七PMOS管(M13)、第八PMOS管(M15)、第九PMOS管(M17)、第十PMOS管(M18)、第十一PMOS管(M20)、第一电阻(Rh1)、第二电阻(Rh2)、第一电容(C1)、第二电容(Ch1)和第三电容(Ch2)，第一NMOS管(M1)栅极连接第二PMOS管(M6)的栅极并作为所述误差放大器的反相输入端，其源极连接第二NMOS管(M2)的漏极和第五PMOS管(M9)的栅极；第五NMOS管(M10)的栅极连接第一PMOS管(M5)的漏极和第二PMOS管(M6)的源极，其漏极连接第五PMOS管(M9)的漏极以及第七PMOS管(M13)和第七NMOS管(M14)的栅极；第七PMOS管(M13)的漏极连接第二NMOS管(M2)、第四NMOS管(M4)、第一PMOS管(M5)和第三PMOS管(M7)的栅极以及第七NMOS管(M14)的漏极并通过第一电容(C1)后接地；第三NMOS管(M3)的栅极连接第四PMOS管(M8)的栅极并作为所述误差放大器的同相输入端，其源极连接第四NMOS管(M4)的漏极和第六PMOS管(M11)的栅极；第六NMOS管(M12)的栅极连接第三PMOS管(M7)的漏极和第四PMOS管(M8)的源极，其漏极连接第八PMOS管(M15)的漏极以及第八PMOS管(M15)、第九PMOS管(M17)和第十一PMOS管(M20)的栅极；第八NMOS管(M16)的栅漏互连并连接第六PMOS管(M11)的漏极以及第九NMOS管(M19)和第十NMOS管(M21)的栅极；第十PMOS管(M18)的栅极连接第九PMOS管(M17)、第十PMOS管(M18)和第九NMOS管(M19)的漏极并通过第一电阻(Rh1)后连接所述误差放大器的第一输出端，第十一NMOS管(M22)的栅极连接第十NMOS管(M21)、第十一NMOS管(M22)和第十一PMOS管(M20)的漏极并通过第二电阻(Rh2)后连接所述误差放大器的第二输出端；第二电容(Ch1)和第三电容(Ch2)串联并接在所述误差放大器的第一输出端和第二输出端之间；第一NMOS管(M1)和第三NMOS管(M3)的漏极接电源电压，第一PMOS管(M5)、第三PMOS管(M7)、第五PMOS管(M9)、第六PMOS管(M11)、第七PMOS管(M13)、第八PMOS管(M15)、第九PMOS管(M17)、第十PMOS管(M18)和第十一PMOS管(M20)的源极接电源电压；第二NMOS管(M2)、第四NMOS管(M4)、第五NMOS管(M10)、第六NMOS管(M12)、第七NMOS管(M14)、第八NMOS管(M16)、第九NMOS管(M19)、第十NMOS管(M21)和第十一NMOS管(M22)的源极接地，第二PMOS管(M6)和第四PMOS管(M8)的漏极接地；所述输出级包括第十二NMOS管(M24)、第十三NMOS管(M27)、第十四NMOS管(M28)、第十二PMOS管(M23)、第十三PMOS管(M25)和第十四PMOS管(M26)，第十二PMOS管(M23)的栅极作为所述输出级的第一输入端，其漏极连接第十三NMOS管(M27)的栅极和漏极以及第十四NMOS管(M28)的栅极；第十二NMOS管(M24)的栅极作为所述输出级的第二输入端，其漏极连接第十三PMOS管(M25)的栅极和漏极以及第十四PMOS管(M26)的栅极；第十四PMOS管(M26)和第十四NMOS管(M28)的漏极相连并作为所述输出级的输出端；第十二PMOS管(M23)、第十三PMOS管(M25)和第十四PMOS管(M26)的源极接电源电压，第十二NMOS管(M24)、第十三NMOS管(M27)和第十四NMOS管(M28)的源极接地。