[发明专利]一种具有低导通电阻高耐压的LDMOS器件在审
| 申请号： | 201710585655.3 | 申请日： | 2017-07-18 |
| 公开（公告）号： | CN107452805A | 公开（公告）日： | 2017-12-08 |
| 发明（设计）人： | 李泽宏;罗蕾;杨梦琦;谢驰;李佳驹;任敏;高巍;张金平;张波 | 申请（专利权）人： | 电子科技大学 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/06 |
| 代理公司： | 成都点睛专利代理事务所(普通合伙)51232 | 代理人： | 孙一峰 |
| 地址： | 611731 四川省*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明属于半导体功率器件技术领域，涉及一种具有低导通电阻高耐压的LDMOS器件。本发明的一种具有低导通电阻高耐压的LDMOS器件，其特征在于通过在N型漂移区中引入介质槽，使器件的横向耐压主要由介质槽承受，采用介质槽耐压可以减小版图面积，降低工艺成本；并且在介质槽中引入负电荷区，在反向阻断时，N型漂移区与负电荷区之间产生横向电场，辅助N型漂移区耗尽，进一步提高器件的耐压。同时在相同耐压下，N型漂移区可采用更高的掺杂浓度，降低器件的导通电阻。因此该结构打破了传统硅极限，缓解器件耐压和导通电阻之间的矛盾关系。 | ||
| 搜索关键词： | 一种 具有 通电 耐压 ldmos 器件 | ||
【主权项】：
一种具有低导通电阻高耐压的LDMOS器件，包括P型衬底(1)、N型漂移区(2)、栅极结构、介质层(11)、源极金属(12)和漏极金属(14)；其中，N型漂移区(2)位于P型衬底(1)上表面；N型漂移区(2)中具有P型体区(6)和N型重掺杂漏极接触区(13)；P型体区(6)位于N型漂移区(2)顶部一侧；P型体区(6)中具有分别与位于器件表面源极金属(12)相连的P+源极接触区(8)和N+源极接触区(7)；栅极结构由栅氧化层(9)和多晶硅栅电极(10)构成，其中栅氧化层(9)与N型漂移区(2)、部分P型体区(6)以及部分N+源极接触区(7)相接触，多晶硅栅电极(10)与源极金属(12)之间通过介质层(11)相互隔离；所述N型重掺杂漏极接触区(13)位于N型漂移区(2)的顶部另一侧，N型重掺杂漏极接触区(13)上表面与漏极金属(14)相接触；漏极金属(14)和源极金属(12)之间通过介质层(11)相互隔离；其特征在于，所述N型漂移区(2)中还具有介质槽(15)；所述介质槽(15)上表面与介质层(11)相接触，介质槽(15)下方保留部分N型漂移区(2)作为电流通道；所述介质槽(15)中具有厚绝缘介质层(3)、负电荷区(4)和正电荷区(5)；所述负电荷区(4)位于介质槽中靠近P型体区(6)的一侧；所述正电荷区(5)位于介质槽中另一侧；所述厚绝缘介质层(3)位于负电荷区(4)和正电荷区(5)之间。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于电子科技大学，未经电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710585655.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
