[发明专利]用于加工晶片的方法和层堆叠有效
| 申请号： | 201710576639.8 | 申请日： | 2017-07-14 |
| 公开（公告）号： | CN107622972B | 公开（公告）日： | 2021-01-15 |
| 发明（设计）人： | F·J·桑托斯罗德里奎兹 | 申请（专利权）人： | 英飞凌科技股份有限公司 |
| 主分类号： | H01L21/683 | 分类号： | H01L21/683 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 郑立柱 |
| 地址： | 德国诺伊*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请涉及用于加工晶片的方法和层堆叠。根据不同的实施方式，用于加工晶片的方法可以包括下列：形成(200a)层堆叠(251)，其包括支撑层(202)和使用层以及在它们之间的牺牲区域(206)，该牺牲区域具有比该支撑层(202)和该使用层更小的相对于加工流体的机械耐抗性和/或化学耐抗性；穿过该支撑层(202)或者至少进入该支撑层中地形成(200b)凹陷(208)，其将牺牲区域(206)露出；在所露出的牺牲区域(206)中借助加工流体形成(200c)至少一个通道(210)，其中该通道(210)连接该凹陷(208)和该层堆叠(251)的外部。 | ||
| 搜索关键词： | 用于 加工 晶片 方法 堆叠 | ||
【主权项】：
一种用于加工晶片的方法，所述方法包括：·形成(200a)层堆叠(251)，所述层堆叠具有支撑层(202)和使用层(204)以及在它们之间的牺牲区域(206)，所述牺牲区域与所述支撑层(202)和所述使用层相比(204)具有更小的对加工流体的机械耐抗性和/或化学耐抗性；·其中所述支撑层(202)具有凹陷(208)，所述凹陷使所述牺牲区域(206)露出；·在所露出的牺牲区域(206)中借助所述加工流体形成(200c)至少一个通道(210)，其中所述通道(210)连接所述凹陷(208)和所述层堆叠(251)的外部。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英飞凌科技股份有限公司，未经英飞凌科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710576639.8/，转载请声明来源钻瓜专利网。
- 上一篇：包装纸箱
- 下一篇：一种保证包装性能又能快速封箱的包装箱
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
