[发明专利]制造半导体器件的方法有效

专利信息
申请号: 201710560757.X 申请日: 2017-07-11
公开(公告)号: CN107731819B 公开(公告)日: 2023-07-18
发明(设计)人: 山越英明;桥本孝司;阿部真一郎;大水祐人 申请(专利权)人: 瑞萨电子株式会社
主分类号: H10B41/00 分类号: H10B41/00;H10B43/00;H10B69/00
代理公司: 北京市金杜律师事务所 11256 代理人: 王茂华
地址: 日本*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 提供一种制造半导体器件的方法,实现了半导体器件的稳定性的提高。得到以下结构:在位于存储区中的半导体衬底上方形成用于存储元件的栅绝缘膜的第一绝缘膜,在位于较低击穿电压MISFET形成区中的半导体衬底上方形成用于较低击穿电压MISFET的栅绝缘膜的第二绝缘膜和在位于较高击穿电压MISFET形成区中的半导体衬底上方形成用于较高击穿电压MISFET的栅绝缘膜的第三绝缘膜。随后形成用于栅电极的膜,然后对膜进行图案化,以形成存储元件、较低击穿电压MISFET和较高击穿电压MISFET的相应栅电极。在形成第一绝缘膜的步骤之后,执行形成第二绝缘膜的步骤。在形成第一绝缘膜的步骤之前,执行形成第三绝缘膜的步骤。
搜索关键词: 制造 半导体器件 方法
【主权项】:
一种制造半导体器件的方法,包括以下步骤:(a)提供半导体衬底,所述半导体衬底包括要形成非易失性存储元件的第一区、要形成第一晶体管的第二区和要形成第二晶体管的第三区;(b)在位于所述第一区、所述第二区和所述第三区中的所述半导体衬底上方,形成用于所述第一晶体管的栅绝缘膜的第一绝缘膜;(c)在步骤(b)之后,从所述第一区去除所述第一绝缘膜,而在所述第二区和所述第三区中的每一个中留下所述第一绝缘膜;(d)在步骤(c)之后,在位于所述第一区中的所述半导体衬底上方和在位于所述第二区和所述第三区中的每一个中的所述第一绝缘膜上方,形成用于所述存储元件的栅绝缘膜的第二绝缘膜;(e)在步骤(d)之后,从所述第二区和所述第三区中的每一个去除所述第二绝缘膜,而在所述第一区中留下所述第二绝缘膜;(f)在步骤(e)之后,从所述第三区去除所述第一绝缘膜,而在所述第一区中留下所述第二绝缘膜,并且在所述第二区中留下所述第一绝缘膜;(g)在步骤(f)之后,在位于所述第三区中的所述半导体衬底上方,形成用于所述第二晶体管的栅绝缘膜的第三绝缘膜;(h)在步骤(g)之后,在位于所述第一区中的所述第二绝缘膜上方、在位于所述第二区中的所述第一绝缘膜上方和在位于所述第三区中的所述第三绝缘膜上方,形成第一膜;以及(i)在步骤(h)之后,对所述第一膜进行图案化,以形成用于所述存储元件的第一栅电极、用于所述第一晶体管的第二栅电极和用于所述第二晶体管的第三栅电极,其中,经由所述第二绝缘膜,在位于所述第一区中的所述半导体衬底上方形成所述第一栅电极,其中,经由所述第一绝缘膜,在位于所述第二区中的所述半导体衬底上方形成所述第二栅电极,其中,经由所述第三绝缘膜,在位于所述第三区中的所述半导体衬底上方形成所述第三栅电极,其中,插入在所述第二栅电极和所述半导体衬底之间的所述第一绝缘膜的厚度大于插入在所述第三栅电极和所述半导体衬底之间的所述第三绝缘膜的厚度,其中,插入在所述第一栅电极和所述半导体衬底之间的所述第二绝缘膜由包括第四绝缘膜、在所述第四绝缘膜上方的第五绝缘膜和在所述第五绝缘膜上方的第六绝缘膜的多层膜制成,以及其中,所述第五绝缘膜具有电荷储存功能。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201710560757.X/,转载请声明来源钻瓜专利网。

同类专利
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top