[发明专利]一种用于LDO的缓冲电路

摘要

本发明属于集成电路技术领域，涉及一种用于LDO的缓冲电路。相对于传统的LDO电路，本发明的方案中增加了缓冲电路；该缓冲电路可以增大误差放大器的驱动能力使LDO的瞬态响应得到极大改善；此外，由于缓冲电路是由源极跟随器组成，源极跟随器具有极低的输出电阻，因此可以误差放大器输出端产生的极点P3推到更高的频率上，使其不对电路的稳定性造成影响；更为重要的是该电路通过电路结构的设计减小了缓冲器的静态电流，这对LDO电路整体功耗的降低是有非常重要的意义的。

主权项

1.一种用于LDO的缓冲电路，其特征在于，所述缓冲电路连接在LDO的误差放大器和调整管之间，所述缓冲电路用于增大误差放大器的驱动能力；所述缓冲电路由第一PMOS管MP1、第二PMOS管MP2、第一NPN管T1、第一NMOS管MN1和第二NMOS管MN2构成；其中，第一NPN管T1的集电极接LDO的输入电压Vin，其基极接LDO误差放大器的输出信号VE，第一NPN管T1的发射极连接第一NMOS管MN1的漏极和第二PMOS管MP2的栅极；第一PMOS管MP1的栅极接偏置电压Vbias，其源极接LDO的输入电压Vin，第一PMOS管MP1的漏极连接第一NMOS管MN1的栅极、第二NMOS管MN2的栅极、第二PMOS管MP2的漏极和第二NMOS管MN2的漏极；第一PMOS管MP1的衬底接LDO的输入电压Vin，第二PMOS管MP2的栅极连接第一NPN晶体管T1的发射极，第二PMOS管MP2的源级和衬底连接LDO的输入电压Vin；第一NMOS管MN1的漏极接第一NPN管T1的发射极；第一NMOS管MN1的源极和衬底连接VSS；第二NMOS管MN2的源极和衬底连接电源VSS；第一NPN管T1发射极、第一NMOS管MN1漏极和第二PMOS管MP2栅极的连接点为缓冲电路的输出端，接调整管的栅极。