[发明专利]一种半导体器件的制造方法在审
| 申请号： | 201710448941.5 | 申请日： | 2017-06-14 |
| 公开（公告）号： | CN109087865A | 公开（公告）日： | 2018-12-25 |
| 发明（设计）人： | 常荣耀;王彦 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336 |
| 代理公司： | 北京市磐华律师事务所 11336 | 代理人： | 董巍;高伟 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种半导体器件的制造方法，包括：提供半导体衬底；在所述半导体衬底上形成图案化的硬掩膜层，所述图案化的硬掩膜层具有若干间隔设置的硬掩膜图案；形成覆盖半导体衬底和图案化的硬掩膜层的覆盖层；形成图案化的掩膜层，所述掩膜层覆盖相邻所述硬掩膜图案之间的覆盖层；以图案化的掩膜层为掩膜执行刻蚀，以去除预定深度的半导体衬底；去除图案化的掩膜层和覆盖层；以图案化的硬掩膜层为掩膜刻蚀半导体衬底，以形成凹字形的双鳍片结构；去除图案化的硬掩膜层。本发明提供的半导体器件的制造方法，能够形成双鳍多沟道场效应晶体管的鳍片。 | ||
| 搜索关键词： | 图案化 硬掩膜层 衬底 掩膜层 半导体器件 半导体 覆盖层 去除 硬掩膜图案 掩膜 多沟道场效应晶体管 制造 刻蚀半导体 间隔设置 鳍片结构 凹字形 覆盖 刻蚀 鳍片 | ||
【主权项】：
1.一种半导体器件的制造方法，其特征在于，所述方法包括：提供半导体衬底；在所述半导体衬底上形成图案化的硬掩膜层，所述图案化的硬掩膜层具有若干间隔设置的硬掩膜图案；形成覆盖所述半导体衬底和所述图案化的硬掩膜层的覆盖层；形成图案化的掩膜层，所述掩膜层覆盖相邻所述硬掩膜图案之间的覆盖层；以所述图案化的掩膜层为掩膜执行刻蚀，以去除预定深度的所述半导体衬底；去除所述图案化的掩膜层和所述覆盖层；以所述图案化的硬掩膜层为掩膜刻蚀所述半导体衬底，以形成凹字形的双鳍片结构；去除所述图案化的硬掩膜层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司，未经中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710448941.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
