[发明专利]一种沟槽型MOS器件结构及其制造方法有效

专利信息
申请号: 201710416602.9 申请日: 2017-06-06
公开(公告)号: CN109004030B 公开(公告)日: 2021-11-30
发明(设计)人: 李雪梅 申请(专利权)人: 华润微电子(重庆)有限公司
主分类号: H01L29/78 分类号: H01L29/78;H01L21/336
代理公司: 上海光华专利事务所(普通合伙) 31219 代理人: 余明伟
地址: 401331 *** 国省代码: 重庆;50
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种沟槽型MOS器件结构及其制造方法,所述器件结构从下到上依次包括多晶硅层;氮化硅层;从下到上依次包括衬底、第一外延层和第二外延层的衬底结构;栅介质层;第一介质层;金属电极引出端;其中,第二外延层内设有深沟槽,其下部从外向内依次为氧化层和多晶硅掺杂层,其上部从外向内依次为栅介质层和多晶硅层,第二外延层上设有源区、体区及体区接触区,源区位于第二外延层的顶部,体区位于源区下方,体区接触区位于深沟槽两侧并间隔所述源区。通过本发明所述的沟槽型MOS器件结构及其制造方法,解决了现有沟槽型MOS器件因在栅氧生长工艺中晶圆背面的高浓度掺杂多晶硅中的磷往外扩散,导致器件失效的问题。
搜索关键词: 一种 沟槽 mos 器件 结构 及其 制造 方法
【主权项】:
1.一种沟槽型MOS器件结构的制造方法,其特征在于,所述制造方法包括:1)提供一衬底结构,所述衬底结构包括具有第一导电类型的衬底、形成于所述衬底上表面的具有第一导电类型的第一外延层、及形成于所述第一外延层上表面的具有第一导电类型的第二外延层;2)对所述第二外延层进行光刻,以形成若干相互平行的深沟槽;3)在所述第二外延层上表面、深沟槽内表面及衬底下表面形成氧化层;4)在所述氧化层表面沉积多晶硅掺杂层,其中,所述多晶硅掺杂层填充满所述深沟槽并覆盖于所述第二外延层表面的氧化层上表面,及覆盖所述衬底表面的氧化层下表面;5)在所述多晶硅掺杂层表面形成氮化硅层,其中,所述氮化硅层覆盖所述第二外延层上方的多晶硅掺杂层上表面及所述衬底下方的多晶硅掺杂层下表面;6)去除所述第二外延层上方的氮化硅层,并对所述第二外延层上方的多晶硅掺杂层进行刻蚀,以使所述深沟槽内多晶硅掺杂层的上表面低于所述第二外延层的上表面,形成第二沟槽;7)去除所述第二外延层上表面及第二沟槽内表面的氧化层,并在所述第二外延层上表面及第二沟槽内表面形成栅介质层;8)在所述栅介质层上表面及氮化硅层下表面沉积多晶硅层,其中,所述多晶硅层填充满所述第二沟槽,并覆盖所述第二外延层表面的栅介质层上表面;9)刻蚀所述栅介质层上表面的多晶硅层,以使所述第二沟槽内多晶硅层的上表面低于所述第二外延层的上表面;10)对所述第二外延层顶部进行第二导电类型的离子注入,形成体区,并对所述体区顶部进行第一导电类型的离子注入,形成源区,其中,所述源区位于所述体区上方;11)在所述栅介质层表面及多晶硅层表面形成第一介质层,并对所述第一介质层、源区及体区所在区域进行光刻,形成接触区域,对所述接触区域进行第二导电类型的离子注入后进行高温退火,形成体区接触区以将所述源区间隔;12)在11)所述结构上方沉积金属,并对所述金属进行光刻,形成金属电极引出端。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华润微电子(重庆)有限公司,未经华润微电子(重庆)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201710416602.9/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top