[发明专利]数据还原电路

摘要

本发明提出一种数据还原电路，包含：第一比较电路，用于比较第一与第二模拟数据信号，并于正时钟信号处于有效电平时输出逻辑值相反的第一与第二比较信号，且于正时钟信号处于无效电平时将第一与第二比较信号设为具有相同逻辑值；第二比较电路，用于比较第一与第二模拟数据信号，并于负时钟信号处于有效电平时输出逻辑值相反的第三与第四比较信号，且于负时钟信号处于无效电平时将第三与第四比较信号设为具有相同逻辑值；以及数据信号产生电路，用于依据第一至第四比较信号产生数字数据信号。当第一至第四比较信号的逻辑值组合呈现特定实施方式时，数据信号产生电路会将输出的数字数据信号的逻辑值维持不变。本发明可降低整体电路的控制复杂度。

主权项

1.一种数据还原电路(100)，用于依据由一第一模拟数据信号(Vip)与一第二模拟数据信号(Vin)组成的一差分式数据输入信号(DIN)产生一数字数据信号(DOUT)，该数据还原电路(100)包含：一第一比较电路(110)，设置成比较该第一模拟数据信号(Vip)与该第二模拟数据信号(Vin)，并于一正时钟信号(CLK)处于一有效电平时输出逻辑值相反的一第一比较信号(R1)与一第二比较信号(S1)，以反应该第一模拟数据信号(Vip)与该第二模拟数据信号(Vin)的比较结果，且于该正时钟信号(CLK)处于一无效电平时将该第一比较信号(R1)与该第二比较信号(S1)设置为具有相同逻辑值；一第二比较电路(120)，设置成比较该第一模拟数据信号(Vip)与该第二模拟数据信号(Vin)，并于一负时钟信号(CLKB)处于该有效电平时输出逻辑值相反的一第三比较信号(R2)与一第四比较信号(S2)，以反应该第一模拟数据信号(Vip)与该第二模拟数据信号(Vin)的比较结果，且于该负时钟信号(CLKB)处于该无效电平时将该第三比较信号(R2)与该第四比较信号(S2)设置为具有相同逻辑值；以及一数据信号产生电路(130)，耦接于该第一比较电路(110)与该第二比较电路(120)，设置成依据该第一比较信号(R1)、该第二比较信号(S1)、该第三比较信号(R2)、与该第四比较信号(S2)来产生该数字数据信号(DOUT)；其中，当该第一比较信号(R1)与该第二比较信号(S1)具有相反逻辑值、但该第三比较信号(R2)与该第四比较信号(S2)具有相同逻辑值时，该数据信号产生电路(130)会将该数字数据信号(DOUT)的逻辑值设置成与该第一比较信号(R1)的逻辑值相同；当该第一比较信号(R1)与该第二比较信号(S1)具有相同逻辑值、但该第三比较信号(R2)与该第四比较信号(S2)具有相反逻辑值时，该数据信号产生电路(130)会将该数字数据信号(DOUT)的逻辑值设置成与该第三比较信号(R2)相同；当该第一比较信号(R1)、该第二比较信号(S1)、该第三比较信号(R2)、与该第四比较信号(S2)变成具有相同逻辑值时，该数据信号产生电路(130)会将该数字数据信号(DOUT)的逻辑值维持不变；且当该第一比较信号(R1)与该第二比较信号(S1)具有相反逻辑值、且该第三比较信号(R2)与该第四比较信号(S2)从具有相同逻辑值变成具有相反逻辑值时，该数据信号产生电路(130)将该数字数据信号(DOUT)的逻辑值维持不变。