[发明专利]元件芯片的制造方法有效

专利信息
申请号: 201710366343.3 申请日: 2017-05-22
公开(公告)号: CN107452597B 公开(公告)日: 2023-07-07
发明(设计)人: 针贝笃史;置田尚吾;伊藤彰宏;高野克巳;广岛满 申请(专利权)人: 松下知识产权经营株式会社
主分类号: H01L21/02 分类号: H01L21/02
代理公司: 中科专利商标代理有限责任公司 11021 代理人: 李国华
地址: 日本国*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种元件芯片的制造方法,不使生产性下降地抑制凸块的由等离子体所引起的劣化及损伤的同时对基板进行单片化。包括:准备工序,准备具备具有露出的凸块的第1面及第2面且具备由分割区域划分的多个元件区域的基板;凸块埋入工序,将至少凸块的头顶部埋入到粘合层;掩模形成工序,在第2面形成掩模;保持工序,使第1面与由框架支承的保持带对置来使基板保持于保持带;载置工序,在掩模形成工序和保持工序之后,将基板经由保持带载置到设置在等离子体处理装置内的载置台;单片化工序,在载置工序之后,对分割区域从第2面到第1面进行等离子体蚀刻,从基板形成多个元件芯片;和凸块露出工序,在单片化工序之后,剥离粘合层,使凸块重新露出。
搜索关键词: 元件 芯片 制造 方法
【主权项】:
一种元件芯片的制造方法,包括:准备工序,准备基板,所述基板具备具有露出的凸块的第1面以及所述第1面的相反一侧的第2面,并且具备由分割区域划分的多个元件区域;凸块埋入工序,将至少所述凸块的头顶部埋入到粘合层;掩模形成工序,在所述第2面形成被覆所述元件区域并且使所述分割区域露出的掩模;保持工序,使所述第1面与由框架支承的保持带对置,来使所述基板保持于所述保持带;载置工序,在所述掩模形成工序以及所述保持工序之后,将所述基板隔着所述保持带载置到设置在等离子体处理装置内的载置台;单片化工序,在所述载置工序之后,对所述分割区域从所述第2面到所述第1面进行等离子体蚀刻,从所述基板形成多个元件芯片;和凸块露出工序,在所述单片化工序之后,剥离所述粘合层,使所述凸块重新露出。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于松下知识产权经营株式会社,未经松下知识产权经营株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201710366343.3/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top