[发明专利]使用硅化物的通过接触部有效
| 申请号： | 201710232088.3 | 申请日： | 2017-04-11 |
| 公开（公告）号： | CN107437527B | 公开（公告）日： | 2020-07-28 |
| 发明（设计）人： | T·G·内奥基;D·普里查德;S·卢宁;古拉梅·伯奇;D·多曼 | 申请（专利权）人： | 格罗方德半导体公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768 |
| 代理公司： | 北京戈程知识产权代理有限公司 11314 | 代理人： | 程伟;王锦阳 |
| 地址： | 英属开曼群*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及使用硅化物的通过接触部，其提供一种在p外延层与n外延层源极/漏极之间栅极接触部底下形成硅化物层作为通过接触部的方法以及其产生的装置。具体实施例包括在衬底上方沉积半导体层；形成在该半导体层的p侧上的pFET栅极及在该半导体层的n侧上的nFET栅极；在该pFET栅极与该nFET栅极之间形成栅极接触部；在各该pFET与nFET栅极的对立侧上形成隆起源极/漏极；以及形成在该p侧上第一隆起源极/漏极上方及该n侧上第二隆起源极/漏极上方的金属硅化物，其中该金属硅化物自该第一隆起源极/漏极至该第二隆起源极/漏极及在该pFET与nFET栅极之间该栅极接触部下面延展。 | ||
| 搜索关键词： | 使用 硅化物 通过 接触 | ||
【主权项】：
一种方法，包含：在衬底上方沉积半导体层；形成在该半导体层的p侧上的pFET栅极及在该半导体层的n侧上的nFET栅极；在该pFET栅极与该nFET栅极之间形成栅极接触部；在各该pFET栅极与该nFET栅极的对立侧上形成隆起源极/漏极；以及形成在该p侧上第一隆起源极/漏极上方及该n侧上第二隆起源极/漏极上方的金属硅化物，其中该金属硅化物自该第一隆起源极/漏极至该第二隆起源极/漏极及在该pFET栅极与该nFET栅极之间该栅极接触部下面延展。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于格罗方德半导体公司，未经格罗方德半导体公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710232088.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
