[发明专利]一种显示用电子器件高导电联耦合电极及其制备方法在审
| 申请号： | 201710229717.7 | 申请日： | 2017-04-10 |
| 公开（公告）号： | CN106992120A | 公开（公告）日： | 2017-07-28 |
| 发明（设计）人： | 彭俊彪;卢宽宽;宁洪龙;姚日晖;胡诗犇;魏靖林;邹建华;陶洪;徐苗;王磊 | 申请（专利权）人： | 华南理工大学 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28;H01L21/285 |
| 代理公司： | 广州市华学知识产权代理有限公司44245 | 代理人： | 罗啸秋 |
| 地址： | 510640 广*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明属于电子器件材料制备技术领域，公开了一种显示用电子器件高导电联耦合电极及其制备方法。所述方法包括如下制备步骤(1)在衬底上沉积5～200nm厚度的铜合金薄膜作为粘附阻挡层；(2)在铜合金薄膜上沉积5～1000nm厚的纯铜薄膜。步骤(1)和步骤(2)完成后可选择性在温度100～500℃的条件下进行退火0.5～2h。所述铜合金薄膜的材料成分包括铜、铬和锆。本发明制备的高导电联耦合电极具有高结合强度，低电阻率，刻蚀兼容性好，工艺简单，成本低廉的优点。 | ||
| 搜索关键词： | 一种 显示 用电 器件 导电 耦合 电极 及其 制备 方法 | ||
【主权项】：
一种显示用电子器件高导电联耦合电极的制备方法，其特征在于包括如下制备步骤：(1)在衬底上沉积5～200nm厚度的铜合金薄膜作为粘附阻挡层；(2)在铜合金薄膜上沉积5～1000nm厚度的纯铜薄膜。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华南理工大学，未经华南理工大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710229717.7/，转载请声明来源钻瓜专利网。
- 上一篇：半导体装置的制造方法
- 下一篇：等离子体蚀刻方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
