[发明专利]一种模块组合多电平变换器控制方法

摘要

本发明公开一种模块组合多电平变换器漏电流抑制方法，其技术要点是：首先将调制波分别和三角载波V_C通过第一—第三比较器得到初始逻辑信号X、Y、Z，由脉冲信号发生器得到占空比可调的脉冲分频信号P，然后将初始逻辑信号X、Y、Z和脉冲分频信号P送到比较器后的开关信号生成逻辑电路得到模块组合多电平变换器开关信号S_1a、S_2a、S_3a、S_4a、S_5a、S_6a、S_7a、S_8a、S_9a、S_10a、S_11a、S_12a。本发明的有益效果在于系统开关信号生成无需复杂的空间矢量调制，开关信号生成电路仅需要基本的逻辑电路，可采用模拟元件实现，实现过程简单易行，同时能够使系统共模电压恒定，从而实现系统漏电流的有效抑制。

主权项

1.一种模块组合多电平变换器控制方法，所述控制方法针对的模块组合多电平变换器的的拓扑结构为：三相三电平模块组合变换器的各相桥臂分为上桥臂和下桥臂两部分，分别由两个功率单元SMj和桥臂电感Lkn依次串联组成，其中，j＝1，2…，12；相数k＝a,b,c,；上、下桥臂n＝1,2；对于单个功率模块选用半桥式结构功率模块，功率单元均由一个IGBT半桥和直流电容组成，以A相上桥臂SM1、SM2以及下桥臂SM3、SM4为例，SM1由开关S1a、S1b、两个二极管以及一个直流电容组成，SM2由开关S2a、S2b、两个二极管以及一个直流电容组成，SM3由开关S3a、S3b、两个二极管以及一个直流电容组成，SM4由开关S4a、S4b、两个二极管以及一个直流电容组成；B相上桥臂由SM5、SM6组成，下桥臂由SM7、SM8组成，开关S5a、S5b位于模块SM5中，开关S6a、S6b位于模块SM6中，开关S7a、S7b位于模块SM7中，开关S8a、S8b位于模块SM8中；同理，C相上桥臂由SM9、SM10组成，下桥臂由SM11、SM12组成，开关S9a、S9b位于模块SM9中，开关S10a、S10b位于模块SM10中，开关S11a、S11b位于模块SM11中，开关S12a、S12b位于模块SM12中；生成各个开关信号的；其特征在于：该方法内容包括如下步骤：(1)对于模块组合多电平变换器漏电流抑制的载波调制策略是通过单载波调制方式实现，由调制波分别和由构成的零序分量相加得到信号V_a、V_b、V_c，V_a、V_b、V_c分别和三角载波通过第一比较器(101)、第二比较器(102)和第三比较器(103)得到初始逻辑信号X、Y、Z，由脉冲信号发生器得到占空比可调的脉冲分频信号P；(2)初始逻辑信号X、Y、Z和脉冲分频信号P送到第一—第三比较器后的开关信号生成逻辑电路得到开关信号S1a、S2a、S3a、S4a、S5a、S6a、S7a、S8a、S9a、S10a、S11a、S12a；具体过程为：初始逻辑信号X和初始逻辑信号Y通过第一异或门(201)得到逻辑信号a1；初始逻辑信号Y和初始逻辑信号Z通过第二异或门(202)得到逻辑信号b1；初始逻辑信号Z和初始逻辑信号a通过第三异或门(203)得到逻辑信号c1；初始逻辑信号X和逻辑信号a1通过第一与门(301)得到逻辑信号a2；初始逻辑信号Y和逻辑信号a1通过第二与门(302)得到逻辑信号a3；初始逻辑信号Y和逻辑信号b1通过第三与门(303)得到逻辑信号b2；初始逻辑信号Z和逻辑信号b1通过第四与门(304)得到逻辑信号b3；初始逻辑信号Z和逻辑信号c1通过第五与门(305)得到逻辑信号c2；初始逻辑信号X和逻辑信号c1通过第六与门(306)得到逻辑信号c3；逻辑信号a2和逻辑信号a3通过第四异或门(401)得到逻辑信号a4；逻辑信号b2和逻辑信号b3通过第五异或门(402)得到逻辑信号b4；逻辑信号c2和逻辑信号c3通过第六异或门(403)得到逻辑信号c4；逻辑信号a4和脉冲分频信号P通过第一或门(501)得到逻辑信号a5；逻辑信号b4和脉冲分频信号P通过第二或门(502)得到逻辑信号b5；逻辑信号c4和脉冲分频信号P通过第三或门(503)得到逻辑信号c5；逻辑信号a2通过第一非门(601)得到逻辑信号a6；逻辑信号a3通过第二非门(602)得到逻辑信号a7；逻辑信号b2通过第三非门(603)得到逻辑信号b6；逻辑信号b3通过第四非门(604)得到逻辑信号b7；逻辑信号c2通过第五非门(605)得到逻辑信号c6；逻辑信号c3通过第六非门(606)得到逻辑信号c7；逻辑信号a2、a5、a6通过第一switch模块(701)得到开关信号S3a，开关信号S3a用来驱动三电平模块组合多电平变换器中的开关S3a；开关信号S3a通过第七非门(801)得到开关信号S1a，开关信号S1a用来驱动三电平模块组合多电平变换器中的开关S1a；其中，在第一switch模块(701)中，中间逻辑信号a5是判断条件，a5如果为1则输出第一个输入a2，a5如果为0则输出第三个输入a6；逻辑信号a3、a5、a7通过第二switch模块(702)得到开关信号S2a，开关信号S2a用来驱动三电平模块组合多电平变换器中的开关S2a；开关信号S2a通过第八非门(802)得到开关信号S4a，开关信号S4a用来驱动三电平模块组合多电平变换器中的开关S4a；其中，在第二switch模块(702)中，中间逻辑信号a5是判断条件，a5如果为1则输出第一个输入a3，a5如果为0则输出第三个输入a7；逻辑信号b2、b5、b6通过第三switch模块(703)得到开关信号S7a，开关信号S7a用来驱动三电平模块组合多电平变换器中的开关S7a；开关信号S7a通过第九非门(803)得到开关信号S5a，开关信号S5a用来驱动三电平模块组合多电平变换器中的开关S5a；其中，在第三switch模块(703)中，中间逻辑信号b5是判断条件，b5如果为1则输出第一个输入b2，b5如果为0则输出第三个输入b6；逻辑信号b3、b5、b7通过第四switch模块(704)得到开关信号S6a，开关信号S6a用来驱动三电平模块组合多电平变换器中的开关S6a；开关信号S6a通过第十非门(804)得到开关信号S8a，开关信号S8a用来驱动三电平模块组合多电平变换器中的开关S8a；其中，在第四switch模块(704)中，中间逻辑信号b5是判断条件，b5如果为1则输出第一个输入b3，b5如果为0则输出第三个输入b7；逻辑信号c2、c5、c6通过第五switch模块(705)得到开关信号S11a，开关信号S11a用来驱动三电平模块组合多电平变换器中的开关S11a；开关信号S11a通过第十一非门(805)得到开关信号S9a，开关信号S9a用来驱动三电平模块组合多电平变换器中的开关S9a；其中，在第五switch模块(705)中，中间逻辑信号c5是判断条件，c5如果为1则输出第一个输入c2，c5如果为0则输出第三个输入c6；逻辑信号c3、c5、c7通过第六switch模块(706)得到开关信号S10a，开关信号S10a用来驱动三电平模块组合多电平变换器中的开关S10a；开关信号S10a通过第十二非门(806)得到开关信号S12a，开关信号S12a用来驱动三电平模块组合多电平变换器中的开关S12a；其中，在第六switch模块(706)中，中间逻辑信号c5是判断条件，c5如果为1则输出第一个输入c3，c5如果为0则输出第三个输入c7。