[发明专利]流水线结构的高速高精度多模快速傅里叶变换处理器

摘要

本发明公开一种流水线结构的高速高精度多模快速傅里叶变换处理器，通过五级蝶形单元的连接，实现了全流水线的结构，在完成多模FFT运算的同时提高了硬件资源的复用率，提高了FFT运算的精度。其性能指标完全满足数字电视地面传输国家的标准要求。

主权项

一种流水线结构的高速多模22‑213点硬件资源复用的FFT处理器，其特征在于由下述单元组成：一个读写地址和控制状态机（101），它产生不同模式FFT下的存储单元的读写地址，控制各个单元的工作状态；第一多路选择器（102），它的输入端输入要计算的输入数据；第一基‑23蝶形运算单元（103），在计算8K/4K/2K点模式时，它的一个输入端接收上述第一多路选择器（102）的输出，另一个输入端与上述读写地址与控制状态机（101）的输出端相连；第一旋转因子存储ROM（104），ROM深度为1K，它的输入端与上述读写地址和控制状态机（101）的输出端相连；第一旋转因子映射单元（105），它的输入端与上述第一旋转因子存储ROM（104）的输出端相连；第一复数乘法单元（106），它的一个输入端与上述第一基‑23蝶形运算单元（103）的输出端相连，另一个输入端与上述第一旋转因子映射单元（105）的输出端相连；第二多路选择器（107），在计算8K/4K/2K点模式时，它的一个输入端接收上述第一复数乘法单元（106）的输出，在计算1K/512/256点模式时，另一个输入端接收第一多路选择器（102）的输出；第二基‑23蝶形运算单元（108），它的一个输入端与上述第二多路选择器（107）的输出端相连，另一个输入端与上述的读写地址与控制状态机（101）的输出端相连；第二旋转因子存储ROM（109），ROM深度为128，它的输入端与上述读写地址和控制状态机（101）的输出端相连；第二旋转因子映射单元（110），它的输入端与上述第二旋转因子存储ROM（109）的输出端相连；第二复数乘法单元（111），它的一个输入端与上述第二基‑23蝶形运算单元（108）的输出端相连，另一个输入端与上述第二旋转因子映射单元（110）的输出端相连；第三多路选择器（112），在计算8K/4K/2K/1K/512/256点模式时，它的一个输入端接收上述第二复数乘法单元（111）的输出，在计算128/64/32点模式时，另一个输入端接收上述第一多路选择器（102）的输出；第三基‑23蝶形运算单元（113），它的一个输入端与上述第三多路选择器（112）的输出端相连，另一个输入端与上述读写地址与控制状态机（101）的输出端相连；第三旋转因子存储ROM（114），ROM深度为16，它的输入端与上述读写地址和控制状态机（101）的输出端相连；第三旋转因子映射单元（115），它的输入端与上述第三旋转因子存储ROM（114）的输出端相连；第三复数乘法单元（116），它的一个输入端与上述第三基‑23蝶形运算单元（113）的输出端相连，另一个输入端与上述旋转因子映射单元（115）的输出端相连；第四多路选择器（117），在计算8K/4K/2K/1K/512/256/128/64/32点模式时，它的一个输入端接收上述第三复数乘法单元（116）的输出，在计算16/8/4点模式时，另一个输入端接收第一多路选择器（102）的输出；一个基‑22蝶形运算单元（118），它的一个输入端与上述第四多路选择器（117）的输出端相连，另一个输入端与上述读写地址与控制状态机（101）的输出端相连；第五多路选择器（119），它的输入端与上述基‑22蝶形运算单元（118）的输出端相连；第四旋转因子存储ROM（120），ROM深度为2，它的输入端与上述读写地址和控制状态机（101）的输出端相连；第四旋转因子映射单元（121），它的输入端与上述第四旋转因子存储ROM（120）的输出端相连；第四复数乘法单元（122），它的一个输入端与上述第五多路选择器（119）的输出端相连，另一个输入端与上述第四旋转因子映射单元（121）的输出端相连；第一基‑2蝶形运算单元（123），它的一个输入端与上述第四复数乘法单元（122）的输出端相连，另一个输入端与上述读写地址与控制状态机（101）的输出端相连；第六多路选择器（124），它的输入端与上述第四基‑2蝶形运算单元（123）的输出端相连；第二基‑2蝶形运算单元（125），它的一个输入端与上述第六多路选择器（124）的输出端相连，另一个输入端与上述读写地址与控制状态机（101）的输出端相连；第七多路选择器（126），在计算2K/256/32/4点模式时，它的一个输入端接收第五多路选择器（119）的输出，在计算4K/512/64/8点模式时，它的另一个输入端接收第六多路选择器（124）的输出，在计算8K/1K/128/16点模式时，它的最后一个输入端接收上述第二基‑2蝶形运算单元（125）的输出，它的输出端为整个FFT处理器的计算结果。