[发明专利]一种非易失性存储器数据读取方法

摘要

本发明涉及一种非易失性存储器数据读取方法，具体如下：外围读取电路模块同时与低阻值参考单元、数据单元、高阻值参考单元相连，产生的读取信号分别记为S_L、S_D、S_H；信号处理模块输入端与外围读取电路模块相连，同时与低阻值参考单元、数据单元、高阻值参考单元相连，接收读取信号S_L、S_D、S_H；信号处理模块输出端与信号判决模块输入端相连，对接收的信号S_L、S_D、S_H处理，并输出两个处理后的信号，分别为D_L与D_H；信号判决模块的两个输入端与信号处理模块两个输出端相连，接收信号D_L与D_H，进行比较判决并放大，输出最终数据读取结果。本发明可极大减小工艺参数偏差的影响；同时可进一步提高读取裕度，进而提高非易失性存储器的数据读取可靠性。

主权项

1.一种非易失性存储器数据读取方法，特征在于：该数据读取方法由一个高阻值参考单元、一个低阻值参考单元、一个数据单元、一个外围读取电路模块、一个信号处理模块以及一个信号判决模块组成；它们之间的位置连接关系是：外围读取电路模块同时与低阻值参考单元、数据单元、高阻值参考单元相连，产生相应的读取电压信号分别记为S_L、S_D、S_H；信号处理模块输入端与外围读取电路模块相连，同时与低阻值参考单元、数据单元、高阻值参考单元相连，接收读取电压信号S_L、S_D、S_H；信号处理模块输出端与信号判决模块输入端相连，并直接输出两个处理后的电压信号，分别记为D_L与D_H，这两个电压差值信号真实存在，均为可测量的电压值；信号判决模块的两个输入端与信号处理模块的两个输出端相连，接收电压信号D_L与D_H；其中，信号处理模块由两个电容C₁和C₂，六个传输门以及两个外部输入控制信号CS₁和组成；其中CS₁和由存储控制器控制；由于低阻值参考单元、数据单元、高阻值参考单元中非易失性存储器件的电阻不同，因此当电流流过时其电流值也不同，分别记为I_L、I_data、I_H，从而在相同的负载下产生不同的读取信号，分别记为S_L，S_D，和S_H；通过CS₁和这两个控制信号，S_L，S_D，和S_H间的差值D_L与D_H被分别储存在电容C₁和C₂中；最终信号判决模块接收到D_L与D_H，比较判决两者的大小并放大，输出最终的数据读取信号。