[发明专利]外延薄膜的厚度量测方法在审
| 申请号： | 201710050182.7 | 申请日： | 2017-01-23 |
| 公开（公告）号： | CN108346591A | 公开（公告）日： | 2018-07-31 |
| 发明（设计）人： | 洪世玮 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L21/66 | 分类号： | H01L21/66 |
| 代理公司： | 南京正联知识产权代理有限公司 32243 | 代理人： | 顾伯兴 |
| 地址： | 中国台湾新竹科*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种外延薄膜的厚度量测方法，其包括下列步骤。提供第一衬底，第一衬底具有成长区域；将第一衬底置于腔体中进行第一外延工艺，以于成长区域上选择性地成长第一外延薄膜；量测第一外延薄膜的片电阻值以及厚度；重复上述步骤至少一次，以建立第一外延薄膜的片电阻值与厚度的关连；将第二衬底置于腔体中进行第二外延工艺，以于第二衬底上选择性地成长出第二外延薄膜；以及量测第二外延薄膜的片电阻值，并且根据第二外延薄膜的片电阻值以及第一外延薄膜的片电阻值与厚度的关连计算出第二外延薄膜的厚度。 | ||
| 搜索关键词： | 外延薄膜 片电阻 衬底 成长区域 厚度量测 外延工艺 量测 腔体 重复 | ||
【主权项】：
1.一种外延薄膜厚度量测方法，其特征在于，包括：提供第一衬底，所述第一衬底具有成长区域；将所述第一衬底置于腔体中进行第一外延工艺，以于所述成长区域上选择性地成长第一外延薄膜；量测所述第一外延薄膜的片电阻值以及厚度；重复上述步骤至少一次，以建立所述第一外延薄膜的片电阻值与厚度的关连；将第二衬底置于所述腔体中进行第二外延工艺，以于所述第二衬底上选择性地成长出第二外延薄膜；以及量测所述第二外延薄膜的片电阻值，并且根据所述第二外延薄膜的片电阻值以及所述第一外延薄膜的片电阻值与厚度的关连计算出第二外延薄膜的厚度。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710050182.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
