[发明专利]一种适用于高频应用的硅基微显示列选驱动方法及驱动电路

摘要

一种适用于高频应用的硅基微显示列选驱动方法及其驱动电路，列选驱动电路包括SR锁存器，反相器，带置位功能的D触发器组。所述SR锁存器的输出端VP1接反相器的输入，反相器的输出VP2接D触发器组的输入端，D触发器组的第一个D触发器DFF1置位端SET接SR锁存器中的与非门NAND1的一个输入端。电路利用带置位功能的D触发器，使用输入行同步信号HS的低电平置位，结合SR锁存器1和D触发器组实现列选信号的产生。本发明列选驱动电路能避免芯片中窄脉冲的出现，能够实现在高频时产生稳定的列选信号。

主权项

1.一种适用于高频应用的硅基微显示列选驱动方法，其特征是利用带置位功能的D触发器组，使用输入行同步信号HS的低电平置位，结合SR锁存器和带置位功能的D触发器组实现列选信号的产生；所述SR锁存器能根据输入信号置成“1”和“0”状态，SR锁存器包括与非门NAND1和与非门NAND2，与非门NAND1的一个输入端接行同步信号HS，与非门NAND1的另一个输入端接与非门NAND2的输出端；与非门NAND2的一个输入端接带置位功能的D触发器DFF1的输出端Q0，与非门NAND2的另一个输入端接与非门NAND1的输出端；反相器2实现SR锁存器输出端VP1信号的反相；带置位功能的D触发器组实现脉冲触发VP2信号；带置位功能的D触发器组包括D触发器DFF1和D触发器DFF2一直到DFFn，D触发器DFF1至D触发器DFFn均包括置位端SET，复位端CLR，信号输入端D，时钟输入端CK；D触发器DFF1的信号输入端D接反相器2的输出端VP2，D触发器DFF1的时钟输入端接像素时钟PCLK，D触发器DFF1的置位端SET接与非门NAND1的一个输入端接行同步信号HS，D触发器DFF1的复位端CLR接复位信号CLR1； D触发器DFF2的信号输入端D接D触发器DFF1的输出端Q0，D触发器DFF2的时钟输入端接像素时钟PCLK，D触发器DFF2的置位端SET接置位信号SET1，D触发器DFF2的复位端CLR接复位信号CLR1；D触发器DFFn的信号输入端D接D触发器DFFn‑1的输出端Qn‑1，D触发器DFFn的时钟输入端接像素时钟PCLK，D触发器DFFn的置位端SET接置位信号SET1，D触发器DFFn的复位端CLR接复位信号CLR1。