[发明专利]改善临界电压下滑的金属氧化物半导体元件及其制造方法

摘要

本发明提出一种改善临界电压下滑的金属氧化物半导体元件及其制造方法，其包含：阱、绝缘结构、栅极、二轻掺杂扩散区、源极、漏极与补偿掺杂区。补偿掺杂区大致上沿通道长度方向与至少部分绝缘结构凹陷区邻接。由剖视图视之，补偿掺杂区沿通道长度方向与绝缘结构的交界处，于通道宽度方向上，于元件区内部与外部，分别具有掺杂宽度，各掺杂宽度不大于宽度的10％。由剖视图视之，补偿掺杂区于通道长度方向上，自上表面开始沿着垂直方向而向下计算的深度，不深于阱自垂直方向而向下计算的深度。

主权项

1.一种改善临界电压下滑的金属氧化物半导体MOS元件，其特征在于，包含：一基板，具有一绝缘结构，以定义一元件区，且该基板具有一上表面，其中，沿着与一通道宽度方向平行的一第一剖面线而形成的第一剖视图视之，该绝缘结构具有一绝缘结构凹陷区，该绝缘结构凹陷区位于该绝缘结构与该元件区沿着该信道宽度方向的交界处，其中，该元件区，于该信道宽度方向上，具有一宽度；一阱，具有第一导电型，形成于该上表面下的该基板中；一栅极，形成于该上表面上，于一垂直方向上，该栅极堆栈并连接于该上表面上，其中，沿着与一信道长度方向平行的一第二剖面线而形成的第二剖视图视之，该栅极位于该元件区中，该信道长度方向垂直于该通道宽度方向，该第二剖面线垂直于该第一剖面线；一源极与一漏极，各具有第二导电型，于该通道长度方向上，该源极与该漏极位于该栅极下方的外部两侧；与该源极及该漏极相同导电型的二轻掺杂扩散LDD区，分别位于该栅极下方两侧；以及一补偿掺杂区，具有第一导电型，形成于该上表面下的该基板中，其中，该补偿掺杂区大致上沿该通道长度方向与至少部分该绝缘结构凹陷区邻接；其中，由沿该第一剖面线而形成的该第一剖视图视之，该补偿掺杂区沿该通道长度方向与该绝缘结构的交界处，于该通道宽度方向上，于该元件区内部与外部，分别具有一掺杂宽度，各该掺杂宽度不大于该宽度的10％；其中，由沿该第二剖面线而形成的该第二剖视图视之，该补偿掺杂区于该通道长度方向上，自该上表面开始沿着该垂直方向而向下计算所具有的深度，不深于该阱自该垂直方向而向下计算所具有的深度；藉此，于与该绝缘结构凹陷区邻接的部分该元件区，于导通操作中，相对于其他元件区，不提早产生反转层而导通，以改善该金属氧化物半导体元件的临界电压下滑现象。