[发明专利]一种集成肖特基的MOSFET

摘要

本发明涉及功率半导体领域，特别涉及一种集成肖特基的MOSFET，包括MOSFET区域以及两个MOSFET区域之间的肖特基区域，所述肖特基区域的N型漂移区上表面中形成两个不连续的第二沟槽，所述两个第二沟槽内、所述第二沟槽上以及两个第二沟槽之间沉积阳极金属，所述阳极金属与所述MOSFET区域的源电极电性连接，所述第二沟槽与其相邻的MOSFET区域的P型掺杂区接触，并且所述第二沟槽深度不大于所述MOSFET区域的P型掺杂区的深度，本发明减小了被集成的肖特基二极管的反向漏电流及其所占芯片的面积。

主权项

一种集成肖特基的MOSFET，包括：MOSFET区域以及两个MOSFET区域之间的肖特基区域，所述MOSFET区域包括自下而上依次层叠的漏电极，N型重掺杂区，N型漂移区，P型掺杂区、N型掺杂区、源电极以及贯穿N型掺杂区和P型掺杂区延伸至N型漂移区内的第一沟槽，所述第一沟槽内填充导电多晶硅，并且所述第一沟槽侧壁以及底部形成栅绝缘层，所述导电多晶硅与源电极间被绝缘介质隔开，其特征在于：相邻两个所述MOSFET区域之间形成肖特基区域，所述肖特基区域的N型漂移区上表面与所述MOSFET区域的N型掺杂区上表面在同一平面，并且所述所述肖特基区域的N型漂移区上表面中形成两个不连续的第二沟槽，所述第二沟槽沟槽侧壁的长度大于沟槽口的宽度，所述两个第二沟槽内、所述第二沟槽上以及两个第二沟槽之间沉积阳极金属，所述阳极金属与所述MOSFET区域的源电极电性连接，所述第二沟槽与其相邻的MOSFET区域的P型掺杂区接触，并且所述第二沟槽深度不大于所述MOSFET区域的P型掺杂区的深度。