[发明专利]非二进制LDPC解码器的校验节点和对应的方法有效
| 申请号: | 201680037089.6 | 申请日: | 2016-04-22 |
| 公开(公告)号: | CN108141227B | 公开(公告)日: | 2021-06-22 |
| 发明(设计)人: | 埃马纽埃尔·布蒂永;菲利普·施莱费尔;蒂莫·莱尼克格-昂当 | 申请(专利权)人: | 南布列塔尼大学;凯撒斯劳滕工业大学;克罗尼克有限责任公司 |
| 主分类号: | H03M13/11 | 分类号: | H03M13/11 |
| 代理公司: | 北京康信知识产权代理有限责任公司 11240 | 代理人: | 梁丽超;田喜庆 |
| 地址: | 法国*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: |
本发明涉及一种用于控制NB‑LDPC解码器的校验节点的方法。该校验节点接收d |
||
| 搜索关键词: | 二进制 ldpc 解码器 校验 节点 对应 方法 | ||
【主权项】:
一种用于控制解码器的校验节点的方法,所述解码器用于对非二进制的LDPC码进行解码,所述校验节点接收nm个元素的dc个输入列表Ui(Ui[j])并且递送n'm个元素的dc个输出列表Vi(Vi[j]),其中i∈[1...dc],其中dc>2,所述输入列表或所述输出列表中的每个元素分别被称为输入元素和输出,所述输入元素和输出包括与伽罗瓦域GF(q)的符号(GF(Ui[j]),GF(Vi[j]))相关联的可靠性值(LLR(Ui[j]),LLR(Vi[j])),其中q>nm并且q>n'm,分别在所述输入列表和所述输出列表中根据所述可靠性值对所述输入元素和输出元素进行大致排序,其特征在于,所述方法包括下列步骤:‑将输入列表Ui中的dc个输入元素相加,以便生成被称为校正子的多个总和,所述输入元素中的每一个属于所述dc个输入列表Ui之中的截然不同的输入列表,并且每个校正子包括作为所述输入元素的所述可靠性值的总和的可靠性值和作为所述伽罗瓦域中的所述输入元素的符号的总和的所述伽罗瓦域的符号,‑对于每个输出列表Vi,通过从所述校正子中减去所述输入列表Ui中的所述输入元素而对所述校正子应用解相关,以生成解相关的校正子,并且‑对于每个输出列表Vi,选择具有最高可靠性值并且针对所述输出列表Vi生成的n'm个解相关的校正子作为所述输出列表Vi中的输出元素。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于南布列塔尼大学;凯撒斯劳滕工业大学;克罗尼克有限责任公司,未经南布列塔尼大学;凯撒斯劳滕工业大学;克罗尼克有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201680037089.6/,转载请声明来源钻瓜专利网。
- 上一篇:用于创建不对称校验和的设备和方法
- 下一篇:分布式存储系统的编码
- 同类专利
- 专利分类





