[发明专利]用于增强在三维存储器结构中的开态电流的金属-半导体合金区域

摘要

可以通过在位于衬底内的垂直的半导体沟道和水平的半导体沟道之间形成金属半导体合金区域来减少三维存储器堆叠体结构中的半导体沟道的电阻。在形成存储器膜、在凹陷区域中选择性地沉积金属材料、沉积垂直的半导体沟道、以及使沉积的金属材料与半导体材料层和垂直的半导体沟道的相邻部分进行反应后，可以通过使在存储器开口下方的半导体衬底中的半导体材料层的部分凹陷来形成金属半导体合金区域。牺牲介电材料层可以在金属材料的选择性沉积之前在存储器膜上形成。垂直的半导体沟道可以在单个沉积工艺中形成，从而消除了在其中的任何界面并且使垂直的半导体沟道的电阻最小化。

主权项

一种单片三维存储器器件，包括：包含半导体材料的衬底；包括位于所述衬底的半导体材料之上的绝缘层和导电层的交替层的堆叠体；延伸穿过所述堆叠体的存储器开口；位于所述存储器开口内的半导体沟道；位于所述存储器开口内的存储器膜；以及位于所述衬底的半导体材料与所述半导体沟道之间并与两者接触的金属‑半导体合金区域。