[实用新型]一种语音识别Soc芯片架构有效
| 申请号： | 201621208369.2 | 申请日： | 2016-11-09 |
| 公开（公告）号： | CN206224997U | 公开（公告）日： | 2017-06-06 |
| 发明（设计）人： | 黄帅凯;徐向民;姜小波;晋建秀 | 申请（专利权）人： | 华南理工大学 |
| 主分类号： | G10L15/00 | 分类号： | G10L15/00;G06F15/78 |
| 代理公司： | 广州市华学知识产权代理有限公司44245 | 代理人： | 李斌 |
| 地址： | 511458 广东省广州市*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型公开了一种语音识别Soc芯片架构，包括MCU内核、APB总线译码器、ADC语音信号采样模块、浮点运算加速模块、看门狗模块、GPIO模块、数据传输控制模块以及片内SRAM存储器；其中，所述APB总线译码器、片内SRAM存储器均与所述MCU内核连接，所述ADC语音信号采样模块、浮点运算加速模块、看门狗模块、GPIO模块均与所述APB总线译码器连接，所述片内SRAM存储器与数据传输控制模块连接。本实用新型结合各模块优势，设计出适合语音识别算法芯片化的架构；具有低成本、高性能、易于语音算法移植、升级的优点。 | ||
| 搜索关键词： | 一种 语音 识别 soc 芯片 架构 | ||
【主权项】：
一种语音识别Soc芯片架构，其特征在于，包括：用于数据运算处理的MCU内核，用于连接低带宽的周边外设之间的APB总线译码器，用于采集语言信号的ADC语音信号采样模块，用于对特定浮点数运算做优化处理的浮点运算加速模块，用于检测软件异常执行的看门狗模块，用于作为通用输入输出接口的GPIO模块，用于数据之间传输通道的数据传输控制模块，以及用于存储数据的片内SRAM存储器；其中，所述APB总线译码器、片内SRAM存储器均与所述MCU内核连接，所述ADC语音信号采样模块、浮点运算加速模块、看门狗模块、GPIO模块均与所述APB总线译码器连接，所述片内SRAM存储器与数据传输控制模块连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华南理工大学，未经华南理工大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201621208369.2/，转载请声明来源钻瓜专利网。
- 上一篇：一种带红外检测功能的蜂鸣器
- 下一篇：语音声韵母切分器
