[实用新型]一种高速CMOS相机成像系统

摘要

本实用新型提供一种高速CMOS相机成像系统，FPGA控制单元包括多个数据采集模块、数据对齐模块和数据处理模块；数据采集模块包括存储深度为2*N‑1为的第一寄存器，数据对齐模块包括存储深度为N的N个第二寄存器；数据对齐模块自动识别第二寄存器的值并和完整训练数据序列比较找出目标第二寄存器；数据处理模块按照像元时钟周期锁存目标第二寄存器进行数据读取；本实用新型针对高速CMOS相机多通道LVDS串行数据对齐的难题，在FPGA内部实现了基于寄存器的滑动窗口数据流自动对齐模块，在空闲状态，该模块自动识别串行通道发送的训练数据，并锁定滑动窗口。后续数据处理模块可以按象元时钟频率对该滑动窗口寄存器进行数据读取，实现了数据串并转换和数据采集。

主权项

一种高速CMOS相机成像系统，包括FPGA控制单元、CMOS图像传感器和多个通道，其特征在于：所述FPGA控制单元包括多个数据采集模块、数据对齐模块和数据处理模块；所述数据采集模块采集CMOS图像传感器发送的数据；所述数据对齐模块的输入端和数据采集模块的输出端连接；所述数据对齐模块的输出端和数据处理模块的输入端连接；所述数据采集模块包括第一寄存器，所述第一寄存器的存储深度为2*N‑1，所述数据对齐模块包括N个第二寄存器；所述第二寄存器的存储深度为N，其中N为CMOS图像传感器输出图像数据的量化位数；所述数据采集模块用于采集CMOS图像传感器发送的数据，并将数据存储在第一寄存器内；在每个时钟周期，第一寄存器内的数据仅有一个完整的训练数据序列；所述数据对齐模块按照采集时钟周期读取第一寄存器的数据；并将数据存储在第二寄存器内；所述数据对齐模块自动识别第二寄存器的值并和完整训练数据序列比较找出目标第二寄存器；所述数据处理模块按照像元时钟周期锁存目标第二寄存器进行数据读取；所述数据采集模块、数据对齐模块和数据处理模块对应于各个通道。