[实用新型]一种同时实现占空比矫正和延迟锁相的延迟锁相环电路有效
| 申请号： | 201620147038.6 | 申请日： | 2016-02-26 |
| 公开（公告）号： | CN205407781U | 公开（公告）日： | 2016-07-27 |
| 发明（设计）人： | 郭晓锋 | 申请（专利权）人： | 西安紫光国芯半导体有限公司 |
| 主分类号： | H03L7/083 | 分类号： | H03L7/083 |
| 代理公司： | 西安通大专利代理有限责任公司 61200 | 代理人： | 陆万寿 |
| 地址： | 710075 陕西省西安*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型公开一种同时实现占空比矫正和延迟锁相的延迟锁相环电路，包括DLLDCC延迟链、DLLDCC控制器、DLL鉴相器、占空比检测电路和DLL反馈电路；输入时钟连接DLLDCC延迟链的输入端和DLL鉴相器的第一输入端；DLL反馈电路的输入端连接DLLDCC延迟链输出的输出时钟；DLL反馈电路的输出端连接DLL鉴相器的第二输入端；DLL鉴相器的输出端通过DLLDCC控制器连接DLLDCC延迟链；占空比检测电路的输入端连接最终输出时钟，占空比检测电路的输出端连接DLLDCC控制器。本实用新型在传统DLL电路结构的基础上进行了改进，使其同时实现DLL和DCC功能，大大的简化了DLL和DCC电路，并能保证最终输出时钟的占空比为50％。 | ||
| 搜索关键词： | 一种 同时 实现 矫正 延迟 锁相环 电路 | ||
【主权项】：
一种同时实现占空比矫正和延迟锁相的延迟锁相环电路，其特征在于，包括DLLDCC延迟链、DLLDCC控制器、DLL鉴相器、占空比检测电路和DLL反馈电路；输入时钟连接DLLDCC延迟链的输入端和DLL鉴相器的第一输入端；DLL反馈电路的输入端连接DLLDCC延迟链输出的输出时钟；DLL反馈电路的输出端连接DLL鉴相器的第二输入端；DLL鉴相器的输出端通过DLLDCC控制器连接DLLDCC延迟链；占空比检测电路的输入端连接一种同时实现占空比矫正和延迟锁相的延迟锁相环电路的最终输出时钟，占空比检测电路的输出端连接DLLDCC控制器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安紫光国芯半导体有限公司，未经西安紫光国芯半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201620147038.6/，转载请声明来源钻瓜专利网。
- 上一篇：一种自适应的延迟锁相环
- 下一篇：一种智能开关装置
