[发明专利]一种数字信号处理器试验检测装置

摘要

本发明公开了一种数字信号处理器试验检测装置，包括：基于FPGA的硬件控制模块，用于控制整个试验检测装置的工作流程，处理相关的数据，控制加载DSP测试程序，对测试结果进行存储或显示，实现与上位机的通信；待测DSP芯片硬件模块，用于为待测DSP芯片提供能够使其正常工作时所需的硬件外围电路设计，对DSP芯片进行测试与操作；底板硬件系统，用于提供在对待测DSP芯片进行电参数和功能模块测试时所需的全部硬件电路以及各种接口电路，连接基于FPGA的硬件控制模块和待测DSP芯片硬件模块，为检测装置提供正常工作时所需的各路供电电压。本发明的测试成本低，测试周期短，准确度高。

主权项

一种数字信号处理器试验检测装置，其特征在于，所述数字信号处理器试验检测装置包括：基于FPGA的硬件控制模块，与待测DSP芯片硬件模块通过底板硬件系统模块间接进行连接，用于控制接收来自上位机的控制命令，对DSP进行测试程序的加载、控制与执行，读取DSP的测试结果并发送给上位机，实时读取DSP的电参数信息并发送给上位机；待测DSP芯片硬件模块，用于提供DSP芯片进行正常工作和完成相应测试的硬件外围电路，包括主频可变控制、HPI接口程序加载与测试、McBSP接口测试、EMIF接口测试、内核测试、RAM测试、定时器测试、中断测试；底板硬件系统模块，基于FPGA的硬件控制模块与待测DSP芯片硬件模块分别通过各自的系统控制接口与底板硬件系统模块分别直接进行连接；用于提供整个系统工作所需的电压，连接基于FPGA的硬件控制模块和待测DSP芯片的HPI、McBSP、EMIF的接口，提供完成IO口电平与负责驱动能力测试外围电路、供电电流与电压采集的外围电路，提供与上位机进行通信的外围电路，提供控制接口电路，提供OLED显示接口。