[发明专利]一种验钞控制器的固件启动的系统、方法及装置有效
申请号: | 201610991549.0 | 申请日: | 2016-11-10 |
公开(公告)号: | CN106528155B | 公开(公告)日: | 2020-01-14 |
发明(设计)人: | 高锐 | 申请(专利权)人: | 深圳怡化电脑股份有限公司;深圳市怡化时代科技有限公司;深圳市怡化金融智能研究院 |
主分类号: | G06F9/4401 | 分类号: | G06F9/4401;G07D7/00 |
代理公司: | 11332 北京品源专利代理有限公司 | 代理人: | 邓猛烈;潘登 |
地址: | 518038 广东省深圳市南山*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明实施例公开了一种验钞控制器的固件启动的方法、装置及系统。该方法包括:从非易失存储器中读入所述第一DSP的固件信息,并通过所述第一DSP的通信接口将所述第一DSP的固件信息下载到所述第一DSP进行运行;从所述非易失存储器中读入所述第二DSP的固件信息,并通过所述第二DSP的通信接口将所述第二DSP的固件信息下载到所述第二DSP进行运行;从所述非易失存储器中读入所述FPGA的固件信息,并通过所述FPGA的通信接口将所述FPGA的固件信息下载到所述FPGA进行运行。从而减少元器件、减少电路板面积、减少功耗;简化工厂烧录方式;固件统一管理,简化升级方式,便于加密等处理。 | ||
搜索关键词: | 一种 控制器 启动 系统 方法 装置 | ||
【主权项】:
1.一种验钞控制器的固件启动的系统,其特征在于,所述系统包括:/nARM主控、非易失存储器、第一DSP、第二DSP和FPGA;/n所述ARM主控与所述非易失存储器连接,所述ARM主控与所述第一DSP连接;所述ARM主控与所述第二DSP连接;所述ARM主控与所述FPGA连接;/n其中,所述ARM主控用于:/n所述ARM主控运行,启动加载程序;/n初始化第一DSP的通信接口、第二DSP的通信接口和FPGA的通信接口;所述初始化第一DSP的通信接口,包括:从非易失存储器中读入所述第一DSP的固件信息,并通过所述第一DSP的通信接口将所述第一DSP的固件信息下载到所述第一DSP进行运行;所述初始化第二DSP的通信接口,包括:从所述非易失存储器中读入所述第二DSP的固件信息,并通过所述第二DSP的通信接口将所述第二DSP的固件信息下载到所述第二DSP进行运行;/n所述ARM主控读入所述非易失存储器中的固件信息并运行。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳怡化电脑股份有限公司;深圳市怡化时代科技有限公司;深圳市怡化金融智能研究院,未经深圳怡化电脑股份有限公司;深圳市怡化时代科技有限公司;深圳市怡化金融智能研究院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201610991549.0/,转载请声明来源钻瓜专利网。
- 上一篇:一种在线选座的方法、系统及设备
- 下一篇:一种页面数据处理方法和装置