[发明专利]基于FPGA的可配置I/O耐压电路

摘要

本发明涉及基于FPGA的可配置I/O耐压电路，包括阻抗控制电路、箝位控制电路、耐压控制电路、参考电压生成电路、栅偏置控制电路、阱偏置控制电路、输出驱动电路和输入耐压保护电路；本发明提供了一种新型的基于FPGA的可配置I/O耐压电路的设计，当两个不同供电电压的数字逻辑芯片结合使用时，可以保护低供电电压芯片中的晶体管不被损坏，同时芯片应该具有较小的漏电流以及对闩锁效应的防护能力。

主权项

1.基于FPGA的可配置I/O耐压电路，其特征在于包括阻抗控制电路、箝位控制电路、耐压控制电路、参考电压生成电路、栅偏置控制电路、阱偏置控制电路、输出驱动电路和输入耐压保护电路；所述箝位控制电路、栅偏置控制电路、输出驱动电路顺序连接，阻抗控制电路、耐压控制电路、阱偏置控制电路、输入耐压保护电路与输出驱动电路连接，参考电压生成电路与箝位控制电路、栅偏置控制电路连接；所述箝位控制电路包括反相器INV5、PMOS管MP3、NMOS管MN3和NMOS管MN4；输入端OEN经INV4后与输入端Clamp分别输入至与非门NAND2，NAND2输出端连接至反相器INV5输入端，反相器INV5输出端与MN3的G极连接；MN3的S极与MN4的D极连接，MN3的D极接地，MN4的S极与MP3的D极连接；MP3的S极、MN4的S极与栅偏置控制电路连接；MP3的G极与参考电压生成电路连接。