[发明专利]半导体器件及其制备方法有效
| 申请号： | 201610984921.5 | 申请日： | 2016-11-09 |
| 公开（公告）号： | CN106449414B | 公开（公告）日： | 2019-07-23 |
| 发明（设计）人： | 黄秋铭;谭俊;颜强;周海锋 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L29/161;H01L29/78 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 智云 |
| 地址： | 201203 上海市*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种PMOS半导体器件及其制备方法。本发明的半导体器件制备方法包括：第一步骤：提供半导体基体，并且图案化蚀刻半导体基体以形成凹陷；第二步骤：在半导体基体凹陷内外延生长SiGe材料；第三步骤：在SiGe材料上外延生长形成第一盖帽层；第四步骤：在第一盖帽层上外延生长第二盖帽层。采用本发明的半导体器件制备方法的双盖帽工艺后能够显著改善盖帽层形貌，有利于后续金属硅化物的形成。 | ||
| 搜索关键词： | 半导体器件 及其 制备 方法 | ||
【主权项】：
1.一种半导体器件制备方法，其特征在于包括：第一步骤：提供半导体基体，并且图案化蚀刻半导体基体以形成凹陷；第二步骤：在半导体基体凹陷内外延生长SiGe材料；第三步骤：在SiGe材料上外延生长形成第一盖帽层；第四步骤：在第一盖帽层上外延生长第二盖帽层；其中，所述第一盖帽层在<111>面与<100>面面上的生长速率比为1～50％，所述第二盖帽层在<111>面与<100>面面上的生长速率比为50～100％，所述第一盖帽层和所述第二盖帽层按照预设的厚度比例进行生长，以避免SRAM区域的PPU短路。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610984921.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
