[发明专利]一种基于systemverilog的AHB核随机验证方法

摘要

本发明提供了一种基于systemverilog的AHB核随机验证方法，包括：采用激励驱动模块在每个周期开始时读取激励生成模块的数据，并传输至待测IP模块；采用反馈信号收集模块在周期结束时，将激励驱动模块中从机的数据反馈给激励发生模块的主机；采用激励生成模块根据反馈信号收集模块提供的数据，约束下一周期的允许输入种类列表，并在下一周期开始从允许输入种类列表中随机挑选一种种类；采用监视校验模块在每个周期收集待测IP的输入输出信息并打印到log，然后检查该输入输出信息是否符合断言要求；采用断言模块根据IP预定时刻的状态直接对比义判断是否符合预定协议的要求。

主权项

1.一种基于systemverilog的AHB核随机验证方法，其特征在于包括：第一步骤：采用激励驱动模块在每个周期开始时读取激励发生模块的数据，并传输至待测IP模块；激励发生模块包括：主机发生产生模块、从机发生产生模块、主机队列以及从机队列；主机队列以及从机队列分别继承各自基类中的约束信息，并且按照约束条件在每个时钟周期开始的一刻随机生成各个信号的值；第二步骤：采用反馈信号收集模块在周期结束时，将激励驱动模块中从机的数据反馈给激励发生模块的主机；第三步骤：采用激励发生模块根据反馈信号收集模块提供的数据，约束下一周期的允许输入种类列表，并在下一周期开始从允许输入种类列表中随机挑选一种种类；第四步骤：采用监视校验模块在每个周期收集待测IP的输入输出信息并打印到log，然后检查该输入输出信息是否符合断言要求；第五步骤：采用断言模块根据IP预定时刻的状态直接对比以判断是否符合预定协议的要求。