[发明专利]一种星载计算机内部处理器单元和IO单元之间的数据交换系统及方法有效

专利信息
申请号: 201610907762.9 申请日: 2016-10-18
公开(公告)号: CN106528466B 公开(公告)日: 2019-05-24
发明(设计)人: 江耿丰;冯丹;文亮;刘波;徐建;李森;袁文彬;史少龙;张凯;董暘暘 申请(专利权)人: 北京控制工程研究所
主分类号: G06F13/22 分类号: G06F13/22;G06F13/16
代理公司: 中国航天科技专利中心 11009 代理人: 安丽
地址: 100080 *** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种星载计算机内部处理器单元和IO单元之间的数据交换系统及方法,设计了一个具有自主执行IO访问指令能力的控制器,CPU可以直接访问IO控制器也可以通过一个高速存储器和IO控制器实现数据交互。处理器可将需要IO控制器执行的指令预存至高速存储器中,然后由IO控制器自动读取存储器指令并执行相应操作,操作完毕后等待处理器的下一步指令,本发明效果显著,规避了慢速IO对处理器运行速度的影响,充分发挥处理器性能;取消了产品内部单板之间的自定义三总线设计,有利于单板的标准化设计;避免应用软件频繁的IO访问操作,有利于软件编程实现。
搜索关键词: 一种 计算机 内部 处理器 单元 io 之间 数据 交换 系统 方法
【主权项】:
1.一种星载计算机内部处理器单元和IO单元之间的数据交换系统,其特征在于:包括CPU、总线控制单元、时序控制单元、SRAM、SpaceWire控制器、IO单元;SpaceWire控制器包括主机总线接口(HOCI)、SpaceWire接口和存储器访问接口(COMI);CPU具有本地总线LOCAL BUS;主机总线接口HOCI用于实现CPU和SpaceWire控制器的互联,Spacewire控制器通过HOCI接口挂接在CPU的本地总线LOCAL BUS上,CPU通过HOCI接口能够直接访问SpaceWire控制器;SpaceWire控制器通过SpaceWire接口连接IO单元,IO单元用于实现SpaceWire控制器和外设的桥接功能;SpaceWire控制器通过COMI接口访问本地缓存SRAM;CPU设置COMI需要数据读写的接收起始地址、接收结束地址、发送起始地址、发送结束地址;建立COMI需要数据读写的发送结束地址与接收起始地址、接收结束地址、发送起始地址之间的映射关系;CPU对COMI的设置通过直接操作HOCI口实现;SRAM中设置多个数据存储单元,每个存储单元设置一个地址,当COMI要从SRAM中读取数据时,COMI根据设定的需要读取的数据存储单元的发送起始地址和发送结束地址从SRAM中自动顺序读取数据;当COMI要对SRAM中写入数据时,COMI根据设定的需要接收的数据存储单元的接收起始地址和接收结束地址向SRAM中自动顺序写入数据;CPU包括通用输入输出接口GPIO,在通用输入输出接口GPIO为高电平时,通用输入输出接口GPIO给时序控制单元高电平信号,时序控制单元在收到高电平信号后,进行电平转换得到低电平,给总线控制单元输出低电平信号,总线控制单元在接收到时序控制单元发送的低电平信号时,能够导通CPU与SRAM之间的总线通信,CPU能够访问SRAM,即向SRAM写入数据,并将数据存在COMI需要写入的数据存储单元的发送起始地址和发送结束地址之间的数据存储单元内,且禁止SpaceWire控制器访问SRAM;CPU写入的数据分为两种类型,通过数据前带有的指令区分为写指令和读指令,写指令将写指令后的数据发送至外部,读指令将数据从外部读回;在通用输入输出接口GPIO置为低电平时,通用输入输出接口GPIO给时序控制单元低电平信号,时序控制单元在收到低电平信号后,进行电平转换得到高电平,给总线控制单元输出高电平信号,总线控制单元在接收到时序控制单元发送的高电平信号时,能够断开CPU与SRAM之间的总线通信,同时允许SpaceWire控制器访问SRAM;然后将通用输入输出接口GPIO置为低电平,设置COMI的发送结束地址,根据COMI需要数据读写的发送结束地址,SpaceWire控制器能够自动从SRAM中的发送起始地址的数据存储单元开始读取数据,到发送结束地址结束数据读取,并将读取的数据通过SpaceWire接口发送给IO单元,完成数据发送;当输入输出接口GPIO为低电平时,SpaceWire控制器通过SpaceWire接口收到的数据存储到SRAM中从接收起始地址到接收结束地址对应的数据存储单元中,完成数据接收;当完成数据发送和数据输出后,SpaceWire控制器向时序控制单元输出一个负脉冲信号,时序控制单元在收到SpaceWire控制器发送的负脉冲信号后,向总线控制单元发送低电平信号,总线控制单元在接收到时序控制单元发送的低电平信号时,能够导通CPU与SRAM之间的总线通信,同时禁止SpaceWire控制器访问SRAM;CPU每隔固定时间查询SpaceWire控制器的状态,当SpaceWire控制器完成数据发送和数据接收,通用输入输出接口GPIO置为高电平,CPU从接收起始地址到接收结束地址对应的数据存储单元中顺序读取数据;IO单元接收SpaceWire控制器通过SpaceWire链路发送来的数据,包括带有写指令的数据以及读指令;IO单元将SpaceWire控制器通过SpaceWire链路发送的带有写指令的数据发送至外设;SpaceWire控制器向IO单元发送读指令,IO单元接收到读指令后,将外部数据读入,通过SpaceWire链路回送至SpaceWire控制器。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京控制工程研究所,未经北京控制工程研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201610907762.9/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top