[发明专利]一种用于实现SM3杂凑算法的系统及SM3杂凑算法实现方法在审
| 申请号： | 201610879474.7 | 申请日： | 2016-09-27 |
| 公开（公告）号： | CN106603222A | 公开（公告）日： | 2017-04-26 |
| 发明（设计）人： | 江冠成 | 申请（专利权）人： | 江冠成 |
| 主分类号： | H04L9/06 | 分类号： | H04L9/06 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 100000*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种用于实现SM3杂凑算法的系统及SM3杂凑算法实现方法，其包括控制部分、输入输出部分和运算部分，控制部分包括同步电路的时钟信号输入装置、同步使能信号输入装置和异步复位信号的输入装置，输入输出部分包括系统核心运算装置和外围电路的数据流交互装置，运算部分包括消息扩展运算装置和迭代压缩运算装置，消息扩展运算装置包括扩展字和的逻辑生成电路，迭代压缩运算装置包括常量变移位数左循环移位电路、和布尔函数实现电路、中间变量SS1SS2TT1TT2实现电路、置换函数P0实现电路和寄存器操作电路。本发明提供了的系统结构简单，性能稳定，减少寄存器和逻辑单元的开销，其实现方法运行速度和数据吞吐率的速度快。 | ||
| 搜索关键词： | 一种 用于 实现 sm3 杂凑 算法 系统 方法 | ||
【主权项】：
一种用于实现SM3杂凑算法的系统，其特征在于：包括控制部分、输入输出部分和运算部分，控制部分包括同步电路的时钟信号输入装置、同步使能信号输入装置和异步复位信号的输入装置，输入输出部分包括系统核心运算装置和外围电路的数据流交互装置，运算部分包括消息扩展运算装置和迭代压缩运算装置，消息扩展运算装置包括扩展字Wj和W′j的逻辑生成电路，迭代压缩运算装置包括常量Tj变移位数左循环移位电路、FFj和GGj布尔函数实现电路、中间变量SS1SS2TT1TT2实现电路、置换函数P0P1实现电路和寄存器操作电路。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于江冠成，未经江冠成许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610879474.7/，转载请声明来源钻瓜专利网。
