[发明专利]一种高精度时钟同步设备设计方法

摘要

本发明提供一种较低成本具有高精度授时输出的时钟同步设备设计方法，该时钟同步设备包括电源模块、信号处理模块、时间接收模块、原子钟、显示模块、键盘模块；时间接收模块将接收的卫星数据及秒脉冲信号发送给信号处理模块；信号处理模块对数据进行解析处理，同时将处理后的秒脉冲信号给原子钟；原子钟同步后将状态信息及秒脉冲发送回信号处理模块；由信号处理模块进行时码分发并通过显示模块进行显示；键盘模块对设备进行相关授时设置。本发明解决了目前授时产品价格高精度低的问题，具有设计简易、可扩展性强、精度高、性能稳定的优点。

主权项

1.一种高精度时钟同步设备设计方法，其特征在于：该时钟同步设备包括电源模块、信号处理模块、时间接收模块、原子钟、显示模块和键盘模块，所述时间接收模块将接收的卫星数据及秒脉冲信号发送给信号处理模块；信号处理模块对数据进行解析处理，同时将处理后的秒脉冲信号发送给原子钟；原子钟同步后将状态信息及秒脉冲发送回信号处理模块；最后由信号处理模块进行时码分发并通过显示模块进行显示；键盘模块对设备进行相关授时设置；/n所述信号处理模块采用MCU+FPGA架构；所述MCU芯片D1采用STM32系列的STM32F207ZGT6，FPGA芯片D2选用EP3C10E144C7N；MCU和FPGA之间采用FSMC接口进行通信，MCU可将FPGA当做MCU的一个外部SRAM来进行读写；/n所述MCU芯片D1的85，86，114，115，58～60，63～68，77～79引脚作为通信数据总线D0～D15；引脚10～15，50，53～57，87～90，80～82， 2～5，1作为地址总线A0～A23；引脚47，49，91作为I2C控制信号分别连接至时钟芯片D17的SD2405ALPI RTC引脚；引脚73～76作为SPI接口连接至存储芯片D15，存储芯片D15为W25Q64BVSSI 芯片；23、24引脚接至25M晶体两端通过两个18pF的电容接地；101，102引脚预留为芯片的调试串口1；36，37引脚作为与时间接收模块的通信串口2；69，70引脚作为与原子钟的通信串口3；111，112引脚作为输出串口；113、116引脚作为预留通信串口5，96、97引脚作为预留通信串口6；40～42，46引脚作为键盘模块接口；139，140引脚作为与显示模块的通信I2C；105，109引脚作为SW模式在线调试接口连接至XP2接插件；25引脚连至复位按键，提供芯片复位；27，35，36，43，44，45，126，128，129引脚作为RMII接口与以太网PHY控制器芯片D3相连，芯片D3采用网口芯片DP83848CVV。/n