[发明专利]利用处理器架构指令加载架构缓存器文件的微运算的执行单元的直接执行有效
| 申请号： | 201610864607.3 | 申请日： | 2016-09-29 |
| 公开（公告）号： | CN106445468B | 公开（公告）日： | 2019-03-15 |
| 发明（设计）人： | G·葛兰·亨利;泰瑞·派克斯 | 申请（专利权）人： | 上海兆芯集成电路有限公司 |
| 主分类号： | G06F9/30 | 分类号： | G06F9/30;G06N3/04 |
| 代理公司： | 北京汇泽知识产权代理有限公司 11228 | 代理人： | 亓赢 |
| 地址： | 201203 上海市浦东新*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种处理器，包括一架构缓存器文件与一执行单元。处理器的一架构指令集的架构指令可将微运算加载架构缓存器文件。执行单元用以执行指令。此指令为架构指令或转译出的微指令。执行单元包括一译码器，一模式指针，一个多层级管线与一多工器多工器。其中，译码器将指令译码为微运算。模式指针在第一与第二模式中指定其一。微运算提供至多层级管线，以控制管线中多个层级的电路。当模式指针指示第一模式，多工器多工器选择一个接收自译码器的微运算提供至管线。当模式指针指示第二模式，多工器多工器选择一个接收自架构缓存器文件的微运算提供至管线。 | ||
| 搜索关键词： | 利用 处理器 架构 指令 加载 缓存 文件 运算 执行 单元 直接 | ||
【主权项】：
1.一种处理器，其特征在于，包括：一架构缓存器文件，可利用该处理器的一架构指令集的架构指令将微运算加载至该架构缓存器文件；一执行单元，用以执行指令，该指令为架构指令或该架构指令转译出的微指令，该执行单元包括：一译码器，将该指令译码为微运算；一模式指针，在第一与第二模式中指定其一；一个多层级(stage)的管线，该微运算提供至该多层级管线，以控制该管线的该些层级的电路；一多工器；当该模式指针指示该第一模式，该多工器选择一个接收自该译码器的该微运算提供至该管线；当该模式指针指示该第二模式，该多工器选择一个接收自该架构缓存器文件的该微运算提供至该管线；以及一神经网络单元，该神经网络单元包括一N个文字旋转器，用以将数据文字在该神经网络单元的N个神经处理单元间旋转；该N个神经处理单元中的各该神经处理单元内具有一多任务缓存器，该N个多任务缓存器共同运作为该N个文字旋转器；并且，该微运算包括一字段，指定一控制输入提供至该N个多任务缓存器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海兆芯集成电路有限公司，未经上海兆芯集成电路有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610864607.3/，转载请声明来源钻瓜专利网。
