[发明专利]基于FPGA实现65536点脉冲压缩的装置及方法

摘要

本发明属于雷达信号处理技术领域，公开了一种基于FPGA实现65536点脉冲压缩的装置及方法，其实现过程为：首先16路并行接收数据，并且以并行读取无冲突为原则，将数据存储到16个块RAM中；然后以流水线的方式每次读取16个数，进行4级基‑16蝶形运算并原位存储，完成FFT处理；进行16路并行匹配滤波处理并原位存储；然后是4级蝶形运算实现IFFT处理；最后16路并行输出；其中旋转因子和匹配滤波系数用分段线性化的三角函数表，通过查表差值的方式实时生成。本发明大大节省了FPGA中RAM资源的使用，并显著提高了处理速度，增大了数据的吞吐率。

主权项

1.一种基于FPGA实现65536点脉冲压缩的装置，所述装置的输入端与外部进行脉冲压缩的16路输入数据通道连接，所述装置的输出端与外部脉冲压缩结果输出通道连接，其特征在于，所述装置包括：输入调序模块，输入选择模块，RAM存储模块，RAM读写控制模块，数据截断模块，前调序模块，16路并行处理模块，后调序模块，系数生成模块，输出调序模块，溢出裁决模块，控制模块；其中，所述输入调序模块的输入端与外部进行脉冲压缩的16路输入数据通道连接，输入调序模块的输出端与输入选择模块的第一输入端连接，输入选择模块的输出端与RAM存储模块的输入端连接，RAM读写控制模块的第一输出端与RAM存储模块的控制端连接，RAM读写控制模块的第二输出端与前调序模块的控制端连接，RAM读写控制模块的第三输出端与后调序模块的控制端连接，RAM存储模块的输出端与数据截断模块的第一输入端连接，数据截断模块的第一输出端与前调序模块的输入端连接，前调序模块的输出端与16路并行处理模块的第一输入端连接，系数生成模块的输出端与16路并行处理模块的第二输入端连接，16路并行处理模块的输出端分别与后调序模块的输入端、溢出裁决模块的输入端连接，后调序模块的输出端与输入选择模块的第二输入端连接，溢出裁决模块的输出端与数据截断模块的第二输入端连接，数据截断模块的第二输出端与输出调序模块的输入端连接，所述输出调序模块的输出端与外部脉冲压缩结果输出通道连接，所述控制模块的输入端与外部进行脉冲压缩的控制信号连接，控制模块的第一输出端分别与输入调序模块的控制端和输入选择模块的控制端连接，控制模块的第二输出端分别与RAM读写控制模块的控制端、16路并行处理模块的控制端和系数生成模块的控制端连接，控制模块的第三输出端与输出调序模块的控制端连接，控制模块的第四输出端与外部脉冲压缩结果输出信号连接。