[发明专利]一种FFT处理器

摘要

本发明公开了一种FFT处理器。其基2蝶式运算单元至少包括：指数对齐电路、运算单元以及规格化电路。所述指数对齐电路将指数对齐后的浮点输入数据的统一的指数部分传输至所述规格化电路；所述运算单元接收指数对齐后的浮点输入数据的基数部分并执行对应的FFT运算；所述规格化电路根据所述指数部分，对所述运算单元的运算结果执行指数规格化处理以生成浮点输出数据；所述运算单元包括一个或多个定点加法器、定点乘法器和/或定点减法器。该伪浮点运算结构，不需要多个数据共享指数字段，计算的精度较高，而且前置的对齐运算的颗粒度较小，运算的规模和时间延迟均远小于现有的块浮点结构，更适合应用于流水结构实现。

主权项

1.一种FFT处理器，包括输入模块、运算模块以及输出模块，所述运算模块包括基2蝶式运算单元，其特征在于，所述基2蝶式运算单元至少包括一个用于统一浮点输入数据指数的指数对齐电路,用于执行定点数据运算的运算单元以及用于执行指数规格化处理的规格化电路；所述指数对齐电路将指数对齐后的浮点输入数据的统一的指数部分传输至所述规格化电路；所述运算单元接收指数对齐后的浮点输入数据的尾数部分并执行对应的FFT运算；所述规格化电路根据所述指数部分，对所述运算单元的运算结果执行指数规格化处理以生成浮点输出数据；所述运算单元包括一个或多个定点加法器、定点乘法器和/或定点减法器；所述运算模块包括：输入级运算模块和若干递归运算模块；所述递归运算模块至少包括延时单元、用于替换转接器的缓存单元以及所述基2蝶式运算单元；所述缓存单元在预定的时钟周期内，根据对应的控制信号，输入第一输入信号或第二输入信号至所述基2蝶式运算单元中；所述第一输入信号为原始输入信号，所述第二输入信号为原始输入信号经过第一阶段的基2蝶式运算的运算结果；在输入帧同步信号Sync有效之后的N/2个时钟周期，缓存单元打开直通数据通道选择输入信号DataA和DataB作为运算数据送入基2蝶式运算单元，完成N/2组的基2蝶形运算，所述基2蝶式运算单元的输出结果通过反馈支路送入缓存单元暂存；在紧接着的N/2个时钟周期，缓存单元关闭直通数据通道选择缓存单元暂时保存的反馈支路数据作为运算数据送入基2蝶式运算单元，完成第二阶段的N/2组的基2蝶形运算。