[发明专利]一种选区外延高质量的AlGaN/GaN生长方法在审
| 申请号： | 201610801795.5 | 申请日： | 2016-09-05 |
| 公开（公告）号： | CN106206297A | 公开（公告）日： | 2016-12-07 |
| 发明（设计）人： | 刘扬;张佳琳;杨帆;何亮 | 申请（专利权）人： | 中山大学 |
| 主分类号： | H01L21/335 | 分类号： | H01L21/335;H01L21/02 |
| 代理公司： | 广州粤高专利商标代理有限公司 44102 | 代理人： | 陈卫 |
| 地址： | 510275 *** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及半导体外延工艺的技术领域，更具体地，涉及一种选区外延高质量的AlGaN/GaN生长方法。一种选区外延高质量的AlGaN/GaN生长方法，包括下述步骤：首先提供所需衬底，在所述衬底上依次外延生长应力缓冲层以及GaN缓冲层，获得进行选择区域外延的基板。在所述基板上依次选择区域外延GaN沟道层、AlN插入层以及AlGaN势垒层，其中GaN沟道层通过TMIn辅助生长。本发明能够有效抑制选区外延中再生长界面的寄生沟道，提高选区外延生长的AlGaN/GaN异质结构质量，降低外延层的漏电流。 | ||
| 搜索关键词： | 一种 选区 外延 质量 algan gan 生长 方法 | ||
【主权项】：
一种选区外延高质量的AlGaN/GaN生长方法，其特征在于，在选择区域外延GaN沟道层时引入TMIn源辅助生长，具体包含以下步骤：S1. 提供一种衬底（1）；S2. 在衬底（1）上生长应力缓冲层（2）；S3. 在应力缓冲层上生长GaN缓冲层（3）；S4. 在GaN缓冲层（3）上沉积一层SiO2，作为掩膜层（7）；S5. 去除需要选区外延区域的掩膜层, 实现对掩膜层的图形化；S6. 在未被掩蔽的区域沉积TMIn源辅助生长的GaN沟道层（4）；S7. 在GaN沟道层（4）上沉积AlN层（5）；S8. 在AlN层（5）上沉积AlGaN势垒层（6）；S9. 刻蚀去除掩膜层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中山大学，未经中山大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610801795.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
