[发明专利]一种基于FPGA的数据流除法运行装置及方法

摘要

本发明提出了一种基于FPGA的数据流除法运行装置及方法，输入为i个位宽长度为A的数据流a₀，a₁，…，a_i‑1，i个位宽长度为B的数据流b₀，b₁，…，b_i‑1，输出为i个位宽长度为C的数据流c₀，c₁，…，c_i‑1，实现包括取绝对值、扩展位宽、比特位分组、比特位判断、有效输出。其中，取绝对值是求取数据流b₀，b₁，…，b_i‑1的绝对值，然后扩展数据流的当前数据位宽；将扩展位宽后的数据流当前数据按照比特位分组；判断分组后的比特位对应值是否是有效值；从分好的组里面选择有效的数据输出。本发明设计简单，不仅实现时间短，占用资源少，具有很强的通用性。

主权项

1.一种基于FPGA的数据流除法运行装置，数据流a0，a1，…，ai‑1作为输入，其长度为i，每个数据对应的位宽长度是A；数据流b0，b1，…，bi‑1作为输入，其长度为i，每个数据对应的位宽长度是B；数据流c0，c1，…，ci‑1作为输出，其长度为i，每个数据对应的位宽长度是C，其特征在于：包括以下模块，取绝对值模块，用于求取数据流b0，b1，…，bi‑1的每个数据的绝对值，得到新的数据流，即为|b0|，|b1|，…，|bi‑1|；扩展位宽模块，用于扩展数据流|b0|，|b1|，…，|bi‑1|的位宽，得到新的数据流b′0，b′1，…，b＇i‑1，使数据流b′0，b′1，…，b＇i‑1的当前数据b′k的位宽长度与数据流a0，a1，…，ai‑1的当前数据ak的位宽长度相等；比特位分组模块，用于根据数据流a0，a1，…，ai‑1当前数据ak的位宽长度A和预设的分组值s，将数据流b′0，b′1，…，b＇i‑1当前数据b′k按照比特位分组，以s个比特位为一组，分成A/s组；比特位判断模块，用于从每组的高位开始，判断数据流b′0，b′1，…，b′i‑1的当前数据b′k对应的比特位的值是否为1，如果对应值为1，则结合此比特位的位置信息对数据流a0，a1，…，ai‑1的当前数据ak进行截位和拼接处理，并将此组对应的标识设置为有效，同时输出此组此比特位对应的移位索引号；如果对应值为0，则跳转到此组的下一比特位进行判断，直到此组的最后一个比特位判断完毕；如果此组所有比特位对应值都为0，则此组对应的有效标识设置为无效，并且此组输出的数据为0，此组比特位对应的移位索引号也为0；有效输出模块，用于按照先后顺序，从第一组开始，根据每组对应的有效标志是否有效，得到数据流c0，c1，…，ci‑1的当前数据ck；根据数据流a0，a1，…，ai‑1和数据流b0，b1，…，bi‑1的完整输入，得到最终的数据流c0，c1，…，ci‑1。