[发明专利]IPS型阵列基板的制作方法及IPS型阵列基板

摘要

本发明提供一种IPS型阵列基板的制作方法及IPS型阵列基板。本发明的IPS型阵列基板的制作方法，利用一半色调掩模板同时制得纵向交错的公共电极与像素电极，使公共电极位于绝缘保护层的公共电极沟道内，像素电极位于绝缘保护层的上表面上，所得到的IPS型阵列基板与传统的IPS型阵列基板相比，公共电极与像素电极之间能够产生电场的纵向分量，所以在液晶面板内像素电极上方的液晶也能被驱动和利用，液晶不仅能水平转动，还能产生一定的纵向倾角，从而提高了液晶的利用效率和光线的透过率，与同样能利用像素电极上方液晶的FFS型阵列基板相比，可以节省一道光罩和制程，从而节约了生产成本。

主权项

1.一种IPS型阵列基板的制作方法，其特征在于，包括如下步骤：步骤1、提供TFT基板(10)，在所述TFT基板(10)上沉积绝缘保护层(15)；步骤2、在所述绝缘保护层(15)上涂覆一层光阻材料，使用一半色调掩模板(90)对该层光阻材料进行曝光、显影，得到光阻层(60)，所述光阻层(60)具有贯穿光阻层(60)而露出绝缘保护层(15)的第一沟道(61)、及不贯穿光阻层(60)而覆盖所述绝缘保护层(15)的第二沟道(62)；步骤3、以所述光阻层(60)为遮蔽层，对所述绝缘保护层(15)进行蚀刻，对应所述第一沟道(61)在所述绝缘保护层(15)上形成公共电极沟道(151)；步骤4、对所述光阻层(60)进行灰化处理，减薄所述光阻层(60)，使所述第二沟道(62)贯穿所述光阻层(60)而露出绝缘保护层(15)；步骤5、在剩余的光阻层(60)、及绝缘保护层(15)上沉积一层导电层(20)，剥离所述光阻层(60)，去除光阻层(60)及光阻层(60)上的导电层(20)，保留对应所述第一沟道(61)的位于所述公共电极沟道(151)内的导电层(20)，形成公共电极(21)，保留对应所述第二沟道(62)的位于所述绝缘保护层(15)的上表面上的导电层(20)，形成像素电极(22)；所述步骤5中，通过物理气相沉积法沉积导电层(20)，所述导电层(20)为金属材料；所述步骤3中，对所述绝缘保护层(15)进行干法蚀刻，所采用的蚀刻气体为包括CF4、O2、Cl2、及He的混合气体。