[发明专利]一种存储器读取电路

摘要

本发明公开了一种存储器读取电路，包括：预充电路、读取辅助电路、灵敏放大器及反馈电路和伪灵敏放大器及反馈电路；其中：读取辅助电路分别与预充电路、灵敏放大器及反馈电路和伪灵敏放大器及反馈电路相连；预充电路将存储器存储单元的位线预充至供电电压；预充后，读取辅助电路将第一位线和第二位线以相同的下拉电流进行放电操作，第一位线放电快于第二位线接近读取辅助电路的翻转阈值；当第二位线到达读取辅助电路的翻转阈值时，灵敏放大器及反馈电路将存储单元的数据进行整形传输，并输出一个反馈信号关闭读取辅助电路，第二位线端放电停止，灵敏放大器及反馈电路将接受的数据放大传输至输出端口。本发明能够提高存储器的读取速度。

主权项

1.一种存储器读取电路，其特征在于，包括：预充电路、读取辅助电路、灵敏放大器及反馈电路和伪灵敏放大器及反馈电路；其中：所述读取辅助电路分别与所述预充电路、灵敏放大器及反馈电路和伪灵敏放大器及反馈电路相连；所述预充电路将存储器存储单元的位线预充至供电电压；预充后，所述读取辅助电路将第一位线和第二位线以相同的下拉电流进行放电操作，所述第一位线放电快于第二位线接近所述读取辅助电路的翻转阈值；当所述第二位线到达所述读取辅助电路的翻转阈值时，所述灵敏放大器及反馈电路将所述存储单元的数据进行整形传输，并输出一个反馈信号关闭所述读取辅助电路，所述第二位线端放电停止，所述灵敏放大器及反馈电路将接受的数据放大传输至输出端口；所述读取辅助电路包括：第一MOS管、第二MOS管、第三MOS管和第四MOS管；其中：所述第一MOS管的栅极与所述灵敏放大器及反馈电路相连，所述第一MOS管的源极与第二位线BLW相连，所述第一MOS管的漏极与所述第三MOS管的漏极相连；所述第二MOS管的栅极与所述伪灵敏放大器及反馈电路相连，所述第二MOS管的源极与第一位线BLRW相连，所述第二MOS管的漏极与所述第四MOS管的漏极相连；所述第三MOS管的栅极与所述第一位线BLRW相连，所述第三MOS管的源极与所述第四MOS管的源极相连并接地；所述第四MOS管的栅极与所述第二位线BLW相连；当所述预充电路将位线预充至供电电压且字线未打开时，所述读取辅助电路处于平衡状态，当字线打开后，所述第二位线BLW电位保持不变，所述第一位线BLRW上的电压开始下降，与此同时，导通所述第四MOS管加快所述第一位线BLRW上的电压下降速度，导通的所述第三MOS管也开始下拉所述第二位线BLW上的电压；当所述第一位线BLRW的电压降下降至所述灵敏放大器翻转阈值时，灵敏放大电路中的反相器开始反转，第一MOS管开始慢慢截止，所述第二位线BLW上的电压停止下降，此时第二MOS管仍处于导通状态，所述第一位线BLRW上的电压继续下降，加速所述灵敏放大电路中反相器的反转过程；当字线关闭后，所述第一位线BLRW电压停止下降，完成一次数据读取过程。