[发明专利]一种基于硬件的自适应网络架构及自适应网络方法有效
申请号: | 201610677731.9 | 申请日: | 2016-08-17 |
公开(公告)号: | CN106302464B | 公开(公告)日: | 2019-07-26 |
发明(设计)人: | 姜凯;于治楼;梁智豪 | 申请(专利权)人: | 浪潮集团有限公司 |
主分类号: | H04L29/06 | 分类号: | H04L29/06 |
代理公司: | 济南信达专利事务所有限公司 37100 | 代理人: | 杜鹃花 |
地址: | 250101 山东*** | 国省代码: | 山东;37 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种基于硬件的自适应网络架构及自适应网络方法,属于网络自适应领域,要解决的技术问题为如何通过硬件实现网络报文解析、满足网络自适应要求;其结构包括PHY芯片、MDIO控制器以及帧管理器,帧管理器包括帧管理控制器、队列管理器、缓存管理器、帧解析管理器、帧解析器、帧管理缓存器、Serdes接口以及DMA接口。一种基于硬件的自适应网络方法,步骤为:通过MDIO控制器读取PHY芯片的网络状态;根据PHY芯片的网络状态,通过MDIO控制器控制帧缓存管理器和队列管理器,调整帧管理器内网络报文的解析速率;通过MDIO控制器控制帧缓存管理器和队列管理器,调整DMA接口内网络报文的传输速率。 | ||
搜索关键词: | 一种 基于 硬件 自适应 网络 架构 方法 | ||
【主权项】:
1.一种基于硬件的自适应网络架构,其特征在于包括PHY芯片、MDIO控制器以及帧管理器,帧管理器包括帧管理控制器、队列管理器、缓存管理器、帧解析管理器、帧解析器、帧管理缓存器、Serdes接口以及DMA接口,PHY芯片分别与Serdes接口和MDIO控制器连接,Serdes接口与缓存管理器连接,MDIO控制器分别与缓存管理器和队列管理器连接,缓存管理器、队列管理器、帧管理控制器以及帧解析器均与帧解析管理器连接,缓存管理器、队列管理器、帧管理控制器以及帧解析器均与帧管理缓存器连接,缓存管理器、队列管理器、帧管理控制器、帧解析器以及帧管理缓存器均与DMA接口连接;帧解析器,用于解析网络报文,网络报文包括报文头和实际载荷;帧管理缓存器,用于缓存解析后的网络报文,包括报文头和实际载荷;缓存管理器,用于管理帧管理缓存器的使用情况,确保不会数据溢出;队列管理器,用于对帧管理缓存器内存储的解析后的网络报文进行报文排序;帧管理控制器,用于决定网络报文的处理方式,处理方式包括发送、丢弃;Serdes接口,用于传输来自PHY芯片的网络报文信息,并将网络报文信息传输到缓存管理器内;DMA接口,用于实现帧管理器与系统的连接,将网络报文和系统需要提取的帧信息发送到系统内。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于浪潮集团有限公司,未经浪潮集团有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201610677731.9/,转载请声明来源钻瓜专利网。