[发明专利]一种背照堆叠式全局曝光像素单元结构及其形成方法

摘要

本发明公开了一种背照堆叠式全局曝光像素单元结构及其形成方法，通过采用背照工艺和3D堆叠结构，在不同层面制作立体像素单元的光电二极管和存储电容结构，实现既可以避免入射光对全局像素单元的存储电容中电荷信号的影响，防止存储电容中信号的失真，又可以在不影响光电二极管感光面积的条件下增加存储电容的电容值，降低像素单元的读出噪声，同时还可以增加像素单元中光电二极管的感光面积，提高像素单元的灵敏度。

主权项

1.一种背照堆叠式全局曝光像素单元结构，其特征在于，包括在竖直方向上排布的第一芯片和第二芯片；所述第一芯片设置于第一硅衬底上，其包括：所述第一硅衬底正面从上往下依次设置的各像素单元的光电二极管、位于所述第一硅衬底正面表面的第一后道介质层、位于所述第一后道介质层下方的第一顶层介质层、位于所述第一顶层介质层下方的第一粘合层，以及位于所述光电二极管外围的第一外围电路；所述第一后道介质层设有第一通孔、第一后道金属互连层，所述第一顶层介质层和第一粘合层设有第一顶层金属层，所述第一顶层金属层包括第一像元内压焊点、第一外围电路压焊点，所述第一像元内压焊点、第一外围电路压焊点的底部表面与所述第一粘合层的底部表面平齐；所述第一像元内压焊点位于所述光电二极管的正面下方，所述第一外围电路压焊点位于所述第一像元内压焊点的外围；所述第一硅衬底背面设置的金属隔离结构；所述金属隔离结构位于各像素单元之间，并在各所述光电二极管上方形成开口；所述第二芯片设置于第二硅衬底上，其包括：所述第二硅衬底正面从下往上依次设置的各像素单元的MOS电容、位于所述第二硅衬底正面表面的第二后道介质层、位于所述第二后道介质层上方的第二顶层介质层、位于所述第二顶层介质层上方的第二粘合层，以及位于所述MOS电容之间的浅槽隔离结构、位于所述MOS电容外围的第二外围电路，所述第二外围电路设有用于形成信号控制、读出和处理电路的数字和模拟电路晶体管；所述第二后道介质层设有第二通孔、第二后道金属互连层，所述第二顶层介质层和第二粘合层设有第二顶层金属层，所述第二顶层金属层包括第二像元内压焊点、第二外围电路压焊点，所述第二像元内压焊点、第二外围电路压焊点的顶部表面与所述第二粘合层的顶部表面平齐；所述第二像元内压焊点位于所述MOS电容的正面上方，并将所述MOS电容遮盖，所述第二外围电路压焊点位于所述第二像元内压焊点的外围；所述第一、第二芯片由像素单元的阵列组成，所述第一、第二外围电路位于像素单元阵列的外围；所述第一、第二像元内压焊点相连接，所述第一、第二外围电路压焊点相连接，所述第一、第二粘合层相连接；所述第二芯片中的MOS电容通过所述第一、第二通孔、第一、第二后道金属互连层以及所述第一、第二像元内压焊点与所述第一芯片中其对应的像素单元实现连接，所述第二芯片中的第二外围电路通过所述第一、第二通孔、第一、第二后道金属互连层以及所述第一、第二外围电路压焊点与所述第一芯片中的第一外围电路实现连接。